Sebastian Biały pisze:

> Zasilam SAM7 zegarem 48MHz.
>
> Prosta pętla:
>
> loop:
> str ...
> str ...
> b loop:
>
> zajmuje dokładnie 7 cykli zegara. Tzn zajmowala by, gdyby ... nie 1 wait
> state w pamięci flash. Więc zajmuje dokladnie 14 cykli. 48MHz/14 = 3.43MHz.

Na avr zajmie ci to 6 cykli. Nie wiem, czy to tak dużo mniej. Druga
rzecz, to szerokość magistrali flasha - AFAIR 32-bity w SAM7, jak
będziesz używał rozkazów thumb to program powinien chodzić z pełną
prędkością także przy 1 wait state.

> Czy SAM7 to wyjatek, czy wszystkie ARMy tej klasy
> mają tak niefajnie?

Co to jest "ta" klasa? Sprawdzałem jak to wygląda na poprawionych
LPC21xx, STM32. Zmiana stanu portu zajmuje w nich 2 cykle zegara. W
corteksie trzeba pamiętać o wyrównaniu adresu początku pętli do
wielokrotności długości prefetcha, żeby nie tracić dodatkowych cykli
przy skoku.

--
przeciez moje rozumowanie bylo bez skazy,
no sam bym wskoczyl do tego wulkanu,
ale kto by tak pieknie gwizdal...