W dniu środa, 27 maja 2015 10:40:37 UTC+2 użytkownik J.F. napisał:

>
> A jest jakas szansa zobaczyc jak to kompilator zrobil ?
> Ewentualnie - ile makrocell mu to zajelo, jakie opoznienia wyszly ?

Można to zobaczyć na edytorze wyroutowanego układu, ale analizę tego pozostawiam
raczej mnichom z Shaolin, albo tym co mają czasu w nadmiarze.
Makrocele to masz w CPLD. Ja robię na FPGA raczej dosyć małym, ale i tak ilość
zasobów logicznych jest taka, że ten konkretny problem zajmuje kompletnie nieistotny
procent. W ogóle o tym nawet nie myślę. Opóźnienia jak najbardziej możesz
monitorować, ewentualnie narzucić swoje constraintsy. Ja tego nawet nie robię,
zostawiam to kompilatorowi "as is", układ działa poprawnie na 20MHz.

>
> >> To sie w krzemie realizuje inaczej ...
> >Jak?
>
> Pomysl pierwszy - rysunek by sie przydal, ale moze sie uda slowami:
> 32 rejestry w szeregu, tylko ze na wejsciu kazdego (z wyjatkiem
> pierwszego) z nich umieszczasz sumator A i wyjscia poprzednego
> rejestru.
>
> Tym sposobem drugi rejestr widzi R1= A+A(-1), [A(-n) - A opoznione
> o n cykli)
> R2 = A+R1 = A+ A(-1) + A(-2) [bo w miedzyczasie sie o cykl opoznilo]
> itd.
> Gdzies w polowie musisz wstawic roznice A-R(15)
>

Rozumiem, że coś w tym stylu:

http://www.fotoszok.pl/show.php/2420352_sumator.jpg.
html

>
> Pomysl drugi - jesli jest zwykla suma, to ona co cykl zmienia sie
> tylko o nowy wyraz, ktory wchodzi do sumy, i ostatni, ktory wypada.
> Czyli wystarczy jeden akumulator S, w ktorym co cykl liczymy
> S = S +A - A(-31)
> Oczywiscie na poczatku trzeba wyzerowac i S i wszystkie rejestry R,
> aby byla zgodnosc :-).


>
> Ty masz roznice dwoch sum, to sie wyrazenie nieznacznie skomplikuje.
>

Jasne, można i tak i owak, niemniej jednak nie dostrzegam żadnych zalet w stosunku do
przyjętego rozwiązania.

Pzdr.