Tak swoją drogą mam jeszcze jedno pytanie.
Jak w CPLD albo FPGA jest rozwiązane korzystanie z pinów I/O?
Są one zgrupowane w jakieś porty? Istnieją jakieś ograniczenia, które
przypominałyby np. korzystanie z wyjść peryferiów MCU, które są
przypisane do określonego pinu (albo ewentualnie można sobie wybrać
jeden z kilku pinów alternatywnych)?
Czy też panuje tutaj pełna dowolność i na etapie projektowanie płytki
mogę sobie poprowadzić najprostsze ścieżki, potem definiując połączenia
w kodzie?