On 2012-11-09 19:48, J.F wrote:
> Chyba kazdy rozsadny edytor ma generacje netlisty (jak nie ma, to nie
> jest rozsadny :-)

Ale nie o to chodzi aby porównywać netlisty. Chodzi o to aby:

a) pisać w języku schematów
b) kontrolwoać wersje na plikach źrodlowych
c) mieć możliwość odtworzenia schematu ze źródeł na żądanie

> Te juz mozesz jakos porownywac.
> Aczkolwiek ... zrodel takich problemow moze byc wiele - raczej bym sie
> skupil na programie do sprawdzania (ERC) czy symulacji.

To jest możliwe rownież kiedy zamist grafiki masz tekst.

> Owszem, ale wystarczy drobna nieuwaga i w kodzie zrodlowym sobie
> namieszasz.

Jaka nieuwaga? Taka sama jak narysowanie się kreski o długości 2px na
schemacie co spowodowalo położenie mi produkcji płytek? Chyba jednak
tekst lepiej kontrolować.

> Przy czym czasem latwiej zauwazyc brak linii na schemacie, niz jakas
> pomylke w jednej z dziesiatek tysiecy linii kodu ..

To jest dyskusyjne. Tym bardziej że jesteś w stanie mając takie pliki
przygotować sobie własne testy typu "czy wszystkie układy logiczne mają
zasilanie" albo "czy gdzieś przypadkiem nie podpięto dwóch wyjśc razem"
albo "ten tranzystor ma wiszącą bazę".

W zasadzie potrzebuje Verilog-AMS tylko bez symulacji. Powinien być
wystarczający do odtworzenia schematu.