W dniu 30.05.2011 23:44, Marcin Wasilewski pisze:
> Użytkownik "Michoo" <m...@v...pl> napisał w wiadomości
> news:is128v$i0b$1@news.onet.pl...
>>> przynajmniej korzystający z
>>> pamięci danych (w RAM).
>
>> Dlaczego?
>
> Elementarne. Jeśli instrukcje programu są pobierane z jednej magistrali,
> w tym samym czasie na drugiej magistrali mogą być pobierane dane. W
> opisywanym przypadku, gdy będziesz pobierał z SRAM dane, to nie będziesz
> mógł w tym czasie pobierać instrukcji.
Tylko Cortex-M3 pracuje w pipeline:
- fetch
- decode (register fetch)
- execute (data fetch/store)

Nie znam na tyle tej architekturze, żeby stwierdzić jak wygląda
dokładnie dostęp do pamięci (zwłaszcza, że może, ale nie musi być osobna
magistrala na dane i instrukcje) - _wydaje_ mi się, że opóźnienie może
się jedynie pojawić przy dostępie zarówno kodu jak i do danych w FLASH.
SRAM jest szybki.

--
Pozdrawiam
Michoo