Marcin Kulas <h...@k...net> wrote:
> a...@m...uni.wroc.pl wrote:
> > Z datasheeta o PLL_N:
> >
> >: Caution: The software has to set these bits correctly to ensure that
> >: the VCO output frequency is between 192 and 432 MHz.
>
> U mnie VCO output powinien mie? 336MHz.
>
> >> http://hit.kropka.net/adhoc/ST32F4_halp/PLL_4_168_2_
7.png
> > To by odpowiadalo VCO 185.6 -- pewnie mniej nie potrafi.
>
> Pytanie, dlaczego nie wskakuje na w?a?ciwe tory?
> Nawet zalecaj? przy PLL_M:
>
> Caution: The software has to set these bits correctly to ensure that the
> VCO input frequency ranges from 1 to 2 MHz. It is recommended to select
> a frequency of 2 MHz to limit PLL jitter.

Faktycznie, te ustawienia wygladaja OK.

> >> Co dziwniejsze, je?li ustawi? PLL_M=8 i PLL_N=336, na wyj?ciu
> >> powinienem mie? tak? sam? cz?stotliwo??, a nie mam:
> >> http://hit.kropka.net/adhoc/ST32F4_halp/PLL_8_336_2_
7.png
> > To jest normalne ustawienie jak chcesz 168 MHz.
>
> Ale u mnie nie daje oczekiwanego rezultatu. Co skopa?em?

Sprawdzales czy w rejestrze RCC_PLLCFGR jest to co do niego
wpisales? No i jak wpisujesz: ja uzywam procedure biblioteczna
ktora wpisuje dane do RCC_PLLCFGR w jednym kawalku.

PS: U mnie na F1 Discovery (STM32F407VGT6) w RCC_PLLCFGR jest
0x07405408.


--
Waldek Hebisch