Użytkownik "Stachu Chebel" <s...@g...com> napisał w wiadomości
news:dd688333-abc2-42d7-847c-49c810451a97@c16g2000yq
i.googlegroups.com...
On 16 Sty, 12:16, Elektrolot <e...@N...pl> wrote:
> W dniu 2013-01-16 11:22, Stachu Chebel pisze:
>
> > Masz następujące przypadki:
>
> > 1) Połączenie jest OK
> > 2) Przerwa w połączeniu
> > 3) Zwarcie do VCC
> > 4) Zwarcie do GND
> > 5) Zwarcie pomiędzy liniami
>
> > Testując metodą zerojedynkową 2 i 3 mogą dać ten sam wynik. Może też
> > się zdarzyć, że 2 i 4 dadzą ten sam wynik. 1 i 5 na pojedyńczym bicie
> > też mogą dawać te same rezultaty. Ale to da się wyczaić testując
> > wszystkie możliwe kombinacje 2-ch bitów podając na port różne wartości
> > bitów.
> > Wniosek: 2,3 i 4 w Twoim testerze mogą być nierozróżnialne.
>
> Kompletnie się nie zgadzam. Przesuwanie jedynki i testowanie wszystkich bitów jest
jak najbardziej
> wystarczające.
> Jesteś w stanie podać chociaż jeden przykład, kiedy taki test będzie niepoprawny?

> Przypadek 5: Dajesz na n-ty bit "0", następnie "1" podczas gdy na
> bicie n+1 z którym jest zwarty jest podane "0".
> Na odczycie zawsze w takim przypadku masz "0". Pytanie: czy bit n jest
> zwarty z bitem n+1, czy bit n jest zwarty do GND?

W następnym kroku stwierdzisz jaka jest przyczyna tego błędu, kiedy na bicie n+1
będzie wystawiona 1-ka, a na bicie n-tym z powrotem 0:
1. gdy jednoczesnie na na bicie n-tym i n+1 będzie 0 lub 1, to zwarcie linii 'n' i
'n+1'
0 lub 1: bo bilansowy stan zależny od tego, czy bit wyjściowy n-ty, logicznie w
układzie
ustawiony na 0, mimo że 'podniesiony' do 1 z powodu zwarcia linii z bitem
wyjściowym
n+1 będzie w stanie wymusić stan 0, czy też bit wyjściowy n+1 (ustawiony na 1),
mimo
że obciążony bitem wyjściowym n-tym (ustawionym na 0) będzie w stanie wymusić stan
1
(kwestia wydajności prądowej portów wyjściowych). Tak czy tak, jeśli stany bitów
n i n+1
będą zgodne, to znaczy ze jest zwarcie linii n i n+1.
2: gdy na bicie n-tym będzie 0, a na n+1 będzie 1, to bit n ma zwarcie do GND.

--
Pzdr.
Marek