W dniu 2011-04-11 14:42, MH pisze:
> Mario<m...@p...onet.pl> napisał(a):
>
>> W dniu 2011-04-11 01:55, MH pisze:
>>> Szkoda czasu na dyskusj=EA z "MONDRALOM" - prostych pyta=F1 nie rozumie=
>> , ale jest
>>> "NAJMOND=AFEJSZY".
>>>
>>> MH
>>>
>>
>> Przyznam, ze ja czytajac tw=F3j post o FPGA odnios=B3em wra=BFenie jakby=B6=
>> nie=20
>> wzi=B1=B3 przepisanych proch=F3w na ADHD. Albo wzi=B1=B3 co=B6 czego nie =
>> powiniene=B6=20
>> bra=E6.
>>
>> --=20
>> Pozdrawiam
>> MD
>>
> ===============
>
> FPGA , to tylko docelowy "target" implementacji.. I bynajmniej nie o to
> chodziło !! Chodzi o graficzną postać symulacji.

Z tego co pisałeś można się domyślać, że zrobiłeś sobie model pod
Webpackiem i chcesz żeby z symulacji tam zrobionej wysłać dane do
Multisima aby sobie wykreślić wykres czasowy (zamiast po prostu obejrzeć
pod Chipscope). Albo model zrobiony pod ISE chcesz wrzucić do Multisima
aby go tam symulować. Zrozumienie tego co piszesz wymaga dużo dobrej
woli a próby wyciągnięcia od bardziej zrozumiałej formy opisu problemu
kończą się obelgami.

Tak CIĘZKIE do zrozumienia
> ?! Rozumiem , że brak pomysłu ot tak od strzału , ale jak się nie ma nic do
> powiedzenia w temacie , to hmmm.. Ja też pomysłu odn. rozwiązania problemu
> nie miałem (czas przeszły , już wiem jak) , stąd zadałem pytanie na grupę.
> Czy było to w formie "zróbcie to za mnie" ?? No chyba nie !! Więc SPADAJ
> GÓWNIARZU z grupy... "Wyspeluję" ci kolina:
>
> WHISKEY-YANKEE-PAPA-INDIA-ECHO-ROMEO-DELTA-ALPHA-LIM
A-ALPHA-JULIET

Jesteś smętną cipą wkurwiającą się na innych o to, że nie rozumieją
twojego bełkotu.


--
Bez pozdrowień
MD