eGospodarka.pl
eGospodarka.pl poleca

eGospodarka.plGrupypl.misc.elektronikaVHDL - PROCESSRe: VHDL - PROCESS
  • Data: 2014-04-24 12:38:00
    Temat: Re: VHDL - PROCESS
    Od: Adam Górski <gorskiamalpa@wpkropkapl> szukaj wiadomości tego autora
    [ pokaż wszystkie nagłówki ]


    >> Gdzie jest różnica?
    >>
    >
    > Przy tak krótkim kodzie zawartym wewnątrz procesu, to nigdzie.
    > Teoretycznie to co jest zawarte w procesie będzie się realizować "po
    > kolei", czyli "prawie" jak w programie napisanym na uC.

    Jak przeczytam to jeszcze raz to będę gryzł. To NIE jest prawie jak w
    programie napisanym na uC. To jest zdecydowanie inne od programu
    napisanego dla uC.

    > Gdzieś czytałem ostatnio także o innej ciekawej kwestii dotyczącej
    > procesu - mniej więcej chodzi o to, że słowo kluczowe "process" oraz
    > podawana wraz z nim lista czułości jest ważna właściwie tylko dla
    > zwiększenia czytelności kodu oraz przy vhdl-u używanym dla symulacji.
    > Przy syntezie do docelowego układu kompilator zwraca uwagę głównie na
    > zależności logiczne między sygnałami, czyli w tym przypadku na if
    > CLK'event and CLK='1' then.
    >

    Faktycznie największą rolę odgrywa w symulacji.
    Należy pamiętać że bardzo łatwo jest napisać fragment niesyntezowalny,
    czyli taki którego nie da się skompilować na 99% dostępnych układów.

    Pzdr

    Adam Górski

Podziel się

Poleć ten post znajomemu poleć

Wydrukuj ten post drukuj


Następne wpisy z tego wątku

Najnowsze wątki z tej grupy


Najnowsze wątki

Szukaj w grupach

Eksperci egospodarka.pl

1 1 1

Wpisz nazwę miasta, dla którego chcesz znaleźć jednostkę ZUS.

Wzory dokumentów

Bezpłatne wzory dokumentów i formularzy.
Wyszukaj i pobierz za darmo: