On 07.12.2020 02:48, Stachu Chebel wrote:

> Nawet nie ma co porównywać. Przepuść sobie implementację tego co masz
> zrobione na CPLD z ustawieniem na najprostszego Spartana-3 i popatrz na
> raport wykorzystania zasobów. Nie ma najmniejszego problemu jeśli chodzi
> o zaimplementowanie procesora w FPGA.

Może w takim razie Xilinx produkował jakieś prostsze FPGA, które byłyby
względnie kompatybilne pinowo ze swoimi starszymi układami CPLD?
Konkretnie mam na myśli rodzinę CoolRunner w 100 pinowej wersji obudowy.
Zdaję sobie sprawę z tego, że nie wszystko może pasować (bo chociażby
pamięć trzeba podpiąć) ale gdyby piny zasilania, masy, Clk, Rst i JTAG
były w tych samych miejscach, to znacznie prościej byłoby
przeprojektować płytkę. :)