Dnia Tue, 2 Feb 2016 08:55:03 +0100, ww napisał(a):
> W dniu 2016-01-29 o 09:06, J.F. pisze:
>>> Częstotliwości sygnałów powiedzmy do 400-500kHz (wydaje mi
>>> się, że to stosunkowo niewiele jak na współczesną elektronikę).
>>
>> Ale niekoniecznie niewiele jak na wspolczesne enkodery ... choc jak
>> czytam ze tanie serwo ma w standardzie enkoder 32k, to znow przeoczylem
>> jakas r/ewolucje :-)
> Faktycznie trochę przesadziłem. Max step jaki uzyskałem z komputera
> to 30kHz, maksymalna częstotliwość z enkodera (ale takiego o raczej
> niskiej rozdzielczości) poniżej 7kHz. Teraz testuje na enkoderze
> 512ppr i będzie pewnie więcej. W każdym razie 500kHz na pewno
> nie będzie.
>
>> Przy okazji wniosek - 10 bit to za malo :-)
> Rozbudowałem swój sterownik do 10 bitów i robię testy. Na razie nie
> widzę opcji żeby błąd przekroczył te 500 działek w którąkolwiek stronę.
> To się zdarza jedynie kiedy serwo wpadnie w ogromne oscylacje (co
> oczywiście w normalnej pracy nie ma prawa mieć miejsca).

500 dzialek to jeden obrot.
Dasz dekoder 2000ppr i 10 bit zabraknie :-)

IMO - nie tylko oscylacje, wszelkie szybkie zmiany - z tym, ze jesli
ma byc dokladnie, to zadajnik powinien zadbac, zeby szybkich zmian nie
bylo. Ale nie zawsze musi byc dokladnie.
Chodzilo mi tylko o to, zeby "logika" serwa nie przeskoczyla,
wydluzenie licznika niewiele kosztuje, jesli i tak o FPGA myslisz.

J.