On Dec 28, 6:18 am, Tomasz Szczesniak <t...@s...pl> wrote:
> Dnia Sun, 27 Dec 2009 22:12:11 +0100 na fali pl.misc.elektronika stacja
> identifikator: 20040501 <N...@o...eu> nadala:
>
> > dzięki, mam taki problem, w układzie scalonym są dwa wejścia CS (chip
> > select)... jedno aktywne 1 drugie 0... podczas włączania i wyłączania
> > zasilania dzieje się tak, że oba mogą znaleść się w stanie aktywnym i mogą
> > poprzestawiać rejestry... istnieje na to jakiś sposób?
>
> Tak - jedno na stałe podłączyć jako aktywne, a drugie sterować z szyny
> adresowej procesora - tak się zawsze trobi i to działa. Zapewne ten
> układ ma wejście RESET - użyć go (razem z postałymi RESETami innych
> układów) do zerowania impulsem na tyle długim aby zasilanie było już
> stabilne.

Z tego co pisza w datasheet CS1 i /CS0 to dwa rozne sygnaly. CS1 pelni
funkcje resetu i sygnalu "low power", /CS0 to "enable" dla szyny
adresowej (czasy setup i hold, napiecia progowe takie same jak dla
adresu).

/CS0 powinien byc wiec sterowany z dekodera adresow. CS1 moze byc
podlaczony do globalnego resetu np. do dzielnika RC glownego zasilania
(sam uklad powinien miec osobne zasilanie np. bateryjne).

-hob