W dniu 2013-07-16 13:24, Michoo pisze:
> On 16.07.2013 12:58, Adam Górski wrote:
>>>
>>>> Pamiętam że było coś takiego bodajże w procesorach Ubicoma ale w żadnym
>>>> z armów tego nie widzę.
>>>
>>> Niezgodne z filozofią RISC.
>>>
>>
>> Idąc tym tropem nie ma takich mechanizmów w żadnym procesorze bo nawet
>> x86 to dzisiaj RISC , o x64 nawet nie wspominając.
>
> Ni. x86 to dzisiaj nadal CISC. To np. Sandy Bridge na którym amd64 jest
> uruchamiany/emulowany jest rzeczywiście RISC-like.

Czy mógłby kolega zapodać kilka słów kluczowych lub sznurków ?
Mając dziesiątki lub setki o ile nie tysiące różnych wątków/procesów
ciągłe przeładowywanie rejestrów musi kosztować masę czasu jeżeli jest
to czysto programowe

> A wracając do problemu - sprzętowe implementacja zmian kontekstu to
> zbędna komplikacja jeżeli można to zrobić RISC-like.

Pewnie , tylko jest gdzieś granica opłacalności odnośnie minimalnego
czasu przydziału dla wątku/procesu.
>
> Np na cortex-m3 całość sprowadza się do ustawienia wskaźnika na
> thread-control-block i wczytania rejestrów. Używasz instrukcji ogólnego
> przeznaczenia a całe wsparcie sprowadza się do projektu architektury,
> która to umożliwia.

A ma może kolega jakiś sznurek do tego opisu thread-control-block ?
Pewnie google wie ale może kolega wie lepiej...

Pzdr

Adam