eGospodarka.pl
eGospodarka.pl poleca

eGospodarka.plGrupypl.misc.elektronikaCzy mogę użyć dowolnego języka (Verilog lub Vhdl) z dowolnym czipem (z Altera lub Xilinx)? › Re: Czy mogę użyć dowolnego języka (Verilog lub Vhdl) z dowolnym czipem (z Altera lub Xilinx)?
  • X-Received: by 10.157.51.35 with SMTP id f32mr358346otc.14.1498348158174; Sat, 24 Jun
    2017 16:49:18 -0700 (PDT)
    X-Received: by 10.157.51.35 with SMTP id f32mr358346otc.14.1498348158174; Sat, 24 Jun
    2017 16:49:18 -0700 (PDT)
    Path: news-archive.icm.edu.pl!news.icm.edu.pl!news.nask.pl!news.nask.org.pl!news.unit
    0.net!peer02.am4!peer.am4.highwinds-media.com!peer02.iad!feed-me.highwinds-medi
    a.com!news.highwinds-media.com!m54no510409qtb.1!news-out.google.com!s132ni914it
    b.0!nntp.google.com!f20no845877itb.0!postnews.google.com!glegroupsg2000goo.goog
    legroups.com!not-for-mail
    Newsgroups: pl.misc.elektronika
    Date: Sat, 24 Jun 2017 16:49:17 -0700 (PDT)
    In-Reply-To: <b...@g...com>
    Complaints-To: g...@g...com
    Injection-Info: glegroupsg2000goo.googlegroups.com; posting-host=185.53.155.209;
    posting-account=67yd9woAAAAHUu8VHyA7Js47M98NE3m3
    NNTP-Posting-Host: 185.53.155.209
    References: <b...@g...com>
    User-Agent: G2/1.0
    MIME-Version: 1.0
    Message-ID: <0...@g...com>
    Subject: Re: Czy mogę użyć dowolnego języka (Verilog lub Vhdl) z dowolnym czipem
    (z Altera lub Xilinx)?
    From: s...@g...com
    Injection-Date: Sat, 24 Jun 2017 23:49:18 +0000
    Content-Type: text/plain; charset="UTF-8"
    Content-Transfer-Encoding: quoted-printable
    X-Received-Body-CRC: 1524112062
    X-Received-Bytes: 3765
    Xref: news-archive.icm.edu.pl pl.misc.elektronika:719627
    [ ukryj nagłówki ]

    W dniu sobota, 24 czerwca 2017 17:13:01 UTC+2 użytkownik s...@g...com napisał:
    > Witam
    >
    > Jestem ignorantem w dziedzinie FPGA :) Ale chcę to zmienić!
    >
    > Czy mogę użyć dowolnego języka (Verilog lub Vhdl) z dowolnym układem FPGA (z Altera
    lub Xilinx lub jeszcze innej firmy)?
    >
    > Bo jak rozumiem Verilog i Vhdl to standardy języka programowania które produkują
    schematy połączeń układów FPGA i w zasadzie mogłyby być to dowolne układy.
    > Podobnie jak z programem w C który może być skompilowany przez (prawie) dowolny
    kompilator kompatybilny z danym systemem (np. Windows) i może śmigać na tym systemie.
    > A może jest tak, że kod na dany układ FPGA wymaga dostosowania tak jak kod C wymaga
    dostosowania do konkretnego system operacyjnego (różnice w Api)?!?
    >

    Możesz używać zarówno Veriloga jak i VHDL'a do implementacji logiki w układach FPGA
    Altera/Xilinx. Oczywiście wynik implementacji (kompilacji) będzie różny dla każdego z
    osobna, ale funkcjonalność kodu wynikowego będzie taka sama. To tak jakbyś kompilował
    ten sam kod źródłowy C na dwa różne procesory. Nie znaczy to jednak, że każdy kod
    który da się skompilować na pewną rodzinę układów FPGA np. Xilinxa, da się
    skompilować bez przeróbek na Alterę. Jeżeli opisujesz układ behawioralnie, to w
    zasadzie nie ma problemu z zamiennością kodu. Jeżeli jednak zastosujesz opis
    strukturalny, to mogą pojawić się problemy. Zarówno Xilinx jak i Altera dają w swoim
    środowisku projektowym generatory IP. Blok funkcjonalny wygenerowany przez takie
    narzędzie jest zbudowany z zasobów charakterystycznych dla danej rodziny i koniec. To
    tak jak wstawka assemblerowa w kod C, bądź kawałek jakiejś DLL'ki wstawionej w
    całościowy program w C. Jeżeli chodzi o system operacyjny bądź procesor komputera na
    jakim dokonujesz implementacji FPGA, to nie mają one absolutnie ŻADNEGO znaczenia.

Podziel się

Poleć ten post znajomemu poleć

Wydrukuj ten post drukuj

Najnowsze wątki z tej grupy


Najnowsze wątki

Szukaj w grupach

Eksperci egospodarka.pl

1 1 1

Wpisz nazwę miasta, dla którego chcesz znaleźć jednostkę ZUS.

Wzory dokumentów

Bezpłatne wzory dokumentów i formularzy.
Wyszukaj i pobierz za darmo: