Użytkownik "Pszemol" napisał w wiadomości grup
dyskusyjnych:pgars6$m6b$...@d...me...
"Adam Górski" <gorskiamalpawpkropkapeel_@xx> wrote in message
>>>>> Natomiast oglądając górną połówkę szyny danych zauważyłem spore
>>>>> kolizje
>>>>> na bitach D16..D31.
>>>>> Okazuje się, że procesor został błędnie skonfigurowany na
>>>>> 16-bitowy
>>>>> tryb
>>>>> dostępu do pamięci flash, tymczasem są tam dwie kostki, spięte
>>>>> równolegle
>>>>> do linii adresowych mające wspólne CE, OE i WE: jedna obsługuje
>>>>> dolną
>>>>> połówkę danych, druga górną.
>>>
>>>> No to mogłoby być powodem.
>>
>>> Myślisz że CPU wystawia coś na D16..D31 w czasie odczytu z
>>> D0..D15??
>>
>>> Bo oprócz SDRAM, które w czasie dostępu do Flash ma wysoki DYCS0,
>>> więc powinno mieć linie danych w trybie wysokiej impedancji, jest
>>> tam
>>> tylko CPU...
>
>> Ciekawe. Zapodaj może jeszcze słabe podciągnięcie do vcc lub gnd
>> żeby
>> zobaczyć czy to jest Hi-Z czy coś innego.

>Spróbuję dziś wylutować górną kostkę flash, tą nieużywaną,
>i zobaczę co tam na tej szynie danych się dzieje... to musi być CPU,
>nie?

Malo prawdopodobne. Procek przeciez wie, ze czyta, a nie pisze.

Moze on tam zapisuje, a WE/OE zle dekodowane ?

J.