-
Path: news-archive.icm.edu.pl!agh.edu.pl!news.agh.edu.pl!newsfeed2.atman.pl!newsfeed.
atman.pl!.POSTED!not-for-mail
From: Sebastian Biały <h...@p...onet.pl>
Newsgroups: pl.misc.elektronika
Subject: Re: VHDL vs. Verilog - luźny temat
Date: Sun, 29 Mar 2015 11:20:23 +0200
Organization: ATMAN - ATM S.A.
Lines: 60
Message-ID: <mf8g4o$rqu$1@node2.news.atman.pl>
References: <d...@g...com>
<mf6h0v$rag$1@node1.news.atman.pl>
<2...@g...com>
NNTP-Posting-Host: 193.0.194.227
Mime-Version: 1.0
Content-Type: text/plain; charset=iso-8859-2; format=flowed
Content-Transfer-Encoding: 8bit
X-Trace: node2.news.atman.pl 1427620824 28510 193.0.194.227 (29 Mar 2015 09:20:24
GMT)
X-Complaints-To: u...@a...pl
NNTP-Posting-Date: Sun, 29 Mar 2015 09:20:24 +0000 (UTC)
User-Agent: Mozilla/5.0 (Windows NT 6.0; rv:31.0) Gecko/20100101 Thunderbird/31.5.0
In-Reply-To: <2...@g...com>
Xref: news-archive.icm.edu.pl pl.misc.elektronika:679739
[ ukryj nagłówki ]On 2015-03-29 01:36, s...@g...com wrote:
>>> W Verilogu takie "numery" są możliwe, ale potem debugowanie tego burdelu to już
inna bajka...
>> W Verilogu obecnie istnieją techniki zapewniania jakości kodu którym się
>> nie śniło w VHDLu.
> Jakie? Wal konkretami!!
a) skomplikowane randomizacje testów
b) testy jednostkowe (okolice UVM)
c) covergroup
d) klasy w testbenchach
> Być może masz rację. Możesz dać jakiś przykład?
http://www.amazon.com/s/ref=nb_sb_noss/177-3540345-0
392701?url=search-alias%3Daps&field-keywords=uvm
*WSZYSCY* obecnie przechodzą na UVM. Nie mam na myśli hobbystów od
migania diodami.
> jasne że tak!! a <= b or c; Byle burok zrozumie o co chodzi.
> A teraz zapisz to samo w Verilogu. Jak notacji "krzakowej" ktoś nie pamięta, to
poopa blada.
Istnieją fundamentalne różnice w zasadzie działania przypisań w Verilogu
i VHDLu które powodują że Verilog jest językiem z wbudowanym hazardem.
Jest to powazny problem. Cała reszta szumu składniowego jest kompletnie
nieistotna i sugerował bym mniejsze podniecanie się jak i co zapisać bo
to nie jest ważne. Tym bardziej że istnieje kilka symulatorów mixed.
>> Verilog jest gówniany, ale okazało się że silne typowanie to nie
>> wszystko.
> Uzasadnij!!
Bo jeśli wyjdziesz poza etap migania diodą to pojawia się pytanie "a jak
testować". I VHDL ma kiepskie odpowiedzi na to pytanie. Ogólnie komitety
standaryzujące VHDLa mają ogromną bezwładność. W przypadku System
Veriloga mamy którąś-już-tam iterację UVM. Cała masa producentów
dostarcza środowiska do konkurencyjnego testowania, gromadzenia wyników,
śledzenia historii i wysowania wykresów z postępami w projekcie. UVM
ładnie się tu komponuje. Język jest bardziej elastyczny ale i standard
mniej formalny a bardziej przemysłowy.
> Obecnie VHDL jest w tyle.
> Uzasadnij!!
Świat EDA oszalał bo dowiedział się że istnieję inne metody testowania
jakości (lepsze) niż gapienie się 10 brodatych elektroników w schemat.
Lepiej późno niż wcale.
Niestety skutkiem ubocznym jest sraczka ficzerowa w SystemVerilogu i
destablizacja języka.
VHDL oparty jest o Adę (w stopniu gdzie przepisali literka w literkę
standard ady w 90%). Ponieważ standard zalano betonem to trudno
przypuszczać że zacznie się rozwijać rownie dynamicznie jak SV.
Innymi słowy: co z tego że Ada/VHDL jest językiem bezpieczniejszym skoro
nikt nie przykładał dużej wagi do testowania? O kilogramach boilerplate
w kodzie też warto wspomnieć.
Verilog to g. Niestety obecnie na topie.
Następne wpisy z tego wątku
- 29.03.15 11:37 Sebastian Biały
- 29.03.15 15:25 Marek
- 29.03.15 20:39 Jakub Rakus
- 29.03.15 23:00 Mario
- 30.03.15 07:47 MiSter
- 30.03.15 12:40 J.F.
- 30.03.15 13:17 Mario
- 30.03.15 13:38 platformowe głupki
- 30.03.15 13:53 J.F.
- 30.03.15 14:28 Mario
- 30.03.15 14:29 Mario
Najnowsze wątki z tej grupy
- [newbie] Jaki multimetr za 2-4 stówy?
- szafka sieciowa
- Raspberry Pi 5 + dyski SATA
- lutownica na węgiel
- Znów czary (albo niewiedza) - tym razem fotowoltaika
- Chess
- Vitruvian Man - parts 7-11a
- przeźroczyste koszulki
- Re: Win 10/11 nie lubi OKI
- Programator czasowy TUYA.
- Dlaczego energia elektryczna jest droga i cały czas drożeje
- twardy dysk stuka
- Oclenie alkalicznych akumulatorów
- Powerbank jednonapieciowy, a trzynapieciowy
- Lustra w maszynie ASML
Najnowsze wątki
- 2024-05-11 Warszawa => Administrator IT (Linux) <=
- 2024-05-11 Gdańsk => Inżynier DevOps Conexa First (Kontraktor) <=
- 2024-05-10 nowe programy wolniej rysują okna
- 2024-05-10 Chess
- 2024-05-10 IZERA CD.
- 2024-05-10 Vitruvian Man - parts 7-11a
- 2024-05-10 Gdańsk => AI Specialist <=
- 2024-05-10 Zabrze => Junior HelpDesk <=
- 2024-05-10 Chess
- 2024-05-10 chatGPT prawem się zasłania
- 2024-05-10 Vitruvian Man - parts 1-6
- 2024-05-10 Vitruvian Man - parts 7-11a
- 2024-05-10 Chess
- 2024-05-10 Poznań => Specjalista ds. Sprzedaży <=
- 2024-05-10 Vitruvian Man - parts 7-11a