-
Data: 2013-10-17 17:35:21
Temat: Re: FPGA - Xilinx
Od: Adam Górski <gorskiamalpa@wpkropkapl> szukaj wiadomości tego autora
[ pokaż wszystkie nagłówki ]
>> Jakoś nic nie widzę na temat PLL.
>
> Ano właśnie dlatego, że skorzystałem z Wizarda, kiery tam domyślnie winien go
używać.
Altera też ma jakiegoś wizarda. Ja z niego nie korzystałem, robiłem na
piechotę.
>>
>> Z tego co pamiętam zegar powinien wchodzić na PLL i być odtwarzany
>>
>> lokalnie. Na początku powinien być CDR i deserializer. Później 10B/8B
>>
>> dekoder itd..
>>
>
> ano dokładnie coś w tym stylu, tak przynajmniej wynika z dosyć pokrętnych objaśnień
w UG700.pdf i UG381.pdf od X.
Jak widzę analog ma dev kita do tego układu i na pierwszym zdjęciu z
opisu występuje toto z płytą na której siedzi X. Zapytaj o kody to tego
X - powinni Ci podesłać.
>>
>>
>> Rozumiem że źródłem zegara jest ADC i działa do 20MHz. Czyli bit clock
>>
>> jest w okolicach 160 - 200 MHz. Zgadza się?
>
> Owszem, żródłem budzika jest ADC, ale zapyla za 80MHz. ADC jest 12-to bitowy
(AD9272), więc mamy 80x12 = 960MHz (DDR bit-budzik). Napędzam dziada przez
programowalnego dystrybutora cykania (AD9512), więc dżiter jest stosunkowo mały.
> Programowo ustawiam dzielnik na AD9512 na 20/40/80 MHz. A więc jak mam 20MHz(bit
clock=240MHz), wszystko jest OK przy moim dyskretnym projekcie z wykorzystaniem
IBUFGDS i IDDR2. Na wyższych częstotliwościach niestety idzie się paść. Ale nie w tym
rzecz!! Chodzi o to,że przy wykorzystaniu logicora, na jego ałtpucie zegarowym
(clkout) jest kompletne milczenie.
Jesteś na 100% pewien że to co dostajesz przy 20MHz jest ok ?
Jeżeli tak to rozjeżdżają się gdzieś czasy.
Zwykle PLL mają możliwość przesuwania fazy jednego zegara względem
drugiego i prawdopodobnie to pomoże w twoim przypadku.
Można to zrobić nawet dynamicznie.
Ja tak sobie robie 16bitowego PWM przy 100kHz. Normalnie potrzebowałbym
około 6,5GHz zegara, ale właśnie daje się to zrobić przy pomocy
przesuwania fazy PLL.
>>
>> Jeżeli nie ma 8B/10B to jak jest z synchronizacją ?
>>
>
> Synchro jest dziabrane sygnałem FRAME. Z tym akurat ni ma problemu. nie 8, nie 10,
ale w moim przypadku 12b. Zerknij na :
>
> http://www.analog.com/static/imported-files/data_she
ets/AD9272.pdf
Widze.
>>
>> Mogę pomóc jedynie teoretycznie bo zazwyczaj jestem od A , nie od X.
>>
> Ano właśnie.. Czy A ma sensownie rozwiązane problemy deserializatorów 12-16b?
> Bo z X jak widać mam kurewski problem!!
>
Jakiś wizard mają ale go nie używałem.
Adam
Następne wpisy z tego wątku
- 17.10.13 21:24 s...@g...com
- 18.10.13 00:39 Adam Górski
- 18.10.13 09:39 s...@g...com
- 18.10.13 10:09 Adam Górski
- 18.10.13 13:37 s...@g...com
- 18.10.13 13:49 Adam Górski
- 18.10.13 18:00 s...@g...com
- 19.10.13 10:26 Adam Górski
- 20.10.13 02:09 s...@g...com
- 20.10.13 02:22 s...@g...com
Najnowsze wątki z tej grupy
- Lampy uliczne LED z kubkiem
- Pęczniejące LiPo
- wyłącznik ścienny
- "Wybitna" inteligencja AI
- test stereo
- Bluetooth stereo
- W USA budują pierwszą komercyjną elektrownię fuzji jądrowej
- Weryfikacja myjki ultradźwiękowej
- zasieg radaru
- Zmywarka Bosch SRV55T43EU - awaria
- Kod zniżkowy w TME do 26.09.2025
- SFP, 10G, simplex sc/apc
- [słabe wiatry powodują - przyp. JMJ] Energetyczny paraliż w Niemczech
- NxtPaper
- Programiści nie przestają zadziwiać świat
Najnowsze wątki
- 2025-09-27 Lampy uliczne LED z kubkiem
- 2025-09-27 ostatni raz byłem na myjni
- 2025-09-27 Warszawa => Senior SAP Consultant - PP area <=
- 2025-09-26 Zimowy płyn do spryskiwania szyb
- 2025-09-25 Ekstradycja Ukraińca za wysadzenie Nord Stream
- 2025-09-25 Mentzen: Nie macie pojęcia o kryptowalutach, a chcecie decydować o ich przyszłości!
- 2025-09-25 Wycofują 3G. Nie będzie nawet internetu.
- 2025-09-25 Pęczniejące LiPo
- 2025-09-25 wyłącznik ścienny
- 2025-09-25 Cenckiewicz ma czy nie ma poświadczenia bezpieczeństwa? [SKW cofnęła, WSA uchylił cofnięcie, NSA się ma wypowiedzieć]
- 2025-09-25 iKO
- 2025-09-25 jęczy wspomaganie
- 2025-09-24 "Wybitna" inteligencja AI
- 2025-09-24 test stereo
- 2025-09-24 Bluetooth stereo