W dniu 2014-12-23 o 19:15, Marek Borowski pisze:
> On 2014-12-23 14:16, Piotr Dulik wrote:
>> Taki pomysł z serii dziwnych - zamiast tradycyjnie budować sterowanie
>> urządzenia na jakimś PLC, pomyślałem żeby zastosować płytkę z FPGA, w
>> który wpakowałoby się algorytm sterujący. Teoretycznie było by to dużo
>> szybsze niż PLC (algorytm mógłby być nawet wykonywany równolegle zamiast
>> szeregowo), trudniejsze do skopiowania, użytkownik miałby mniejszą
>> możliwość grzebania tam gdzie nie powinien. Żeby nie wynajdywać koła na
>> nowo, "pogooglałem" trochę za takimi rozwiązaniami, i nic sensownego nie
>> znalazłem.
>> Czy są jakieś uniwersalne płytki z FPGA nadające się do zastosowania w
>> automatyce (I/O na 24V, obudowa przemysłowa itd.)? Czy są może jakieś
>> gotowe środowiska programistyczne do tego typu aplikacji, żeby nie
>> dłubać wszystkiego w VHDL?
>> A jeśli się jednak takiego rozwiązania nie stosuje, to z jakich powodów?
>>
> Pewnie z takich powodow ze przemyslowej automatyce sterowniki rodem z
> lat 60-tych programowanie w jezyku drabinkowym to swietosc. Jako ze
> jakos to dziala nikt nie chce brac odpowiedzialnosci za potencjalne
> niedzialanie czegos nowoczesnego.


Nie wiem czy ty się zajmujesz programowaniem PLC, czy tylko tak sobie
powtarzasz teksty zasłyszane dawno temu podczas studiów. Ja piszę
programy w których są zawarte bloki w LD, SFC i ST (w S7 to jest SCL).
Sam standard IEC-61131 powstał w 98 roku, więc trudno mówić, że zgodne z
nim Widzę, że wielu automatyków też pisuje w czymś więcej niż ladder.
Ale często nie ma takiej potrzeby. W sytuacji gdy trzeba zatrzymać ruch
podajnika po pojawieniu się detalu w polu widzenia czujki, zdjąć
przedmiot, uruchomić ponownie podajnik, ladder jest w pełni
wystarczający. Czasy rzędu kilkudziesięciu milisekund także.
Sterowniki mają czasy skanowania rzędu 1ms, a niektóre jeszcze mniej i w
większości zastosowań nie jest to wykorzystywane.
Żeby nie było że moje dobre samopoczucie wynika z braku wiedzy i o
innych technologiach. Programuję też mikrokontrolery w urządzeniach
własnej konstrukcji. Pisze też w VHDL (fuj) pod FPGA w których
przetwarzanie sygnałów taktuję zegarem 20 ns. Ale to jest w urządzeniach
pomiarowych. Gdyby jakiś klient koniecznie chciał sterowanie z takim
taktowaniem to może bym się zainteresował. Ale nigdy mi się taki klient
nie trafił. Nie twierdzę, że takich potrzeb w przemyśle w ogóle nie ma,
ale moim zdaniem są marginalne.

ATSD początek PLC (z ladderem) to 1968 rok. Początek języka c to 1972,
czyli cztery lata później. Czyli pisząc w c jest się w tym samym
skansenie co ludki piszące w ladderze.

--
pozdrawiam
MD