J.F. wrote:

> Poza tym ... nowoczesne uklady maja setki miliardow tranzystorow.
> Jak chesz to narysowac ?
> Nawet zakladajac, ze nie rysujemy tranzystorow czy np liczniki czy
> rejestry.

A jak zjeść słonia? Po kawałku. Jak w każdej dziedzinie inżynierii,
i tu działa strukturalizacja. Bloczki składasz sobie z bramek/równań,
większe bloczki z mniejszych bloczków i tak aż do celu. A skoro
jednostką koncepcyjną jest moduł o dobrze określonych wejściach
i wyjściach, to w miejscu użycia nie najmniejszej różnicy, jak powstał.

> I wezmy na tapete ten Nixie zegar - z jednej strony fajnie by bylo,
> jakbym to co pisalem narysowal Atlantisowi, ale z drugiej:
> -uzywac starych elementow TTL ? Po co, CPLD nie jest ograniczona do ich
> zasobu.

Ale też nie zabrania ich używania. Zrób sobie bloczki/moduły
reprezentujące Twoje ulubione TTLe i z nich sklejaj, jeśli taka wola.
Syntezator i tak przecież zignoruje Twoją strukturę i narzuci swoją,
pasującą do konkretnego układu.

> -uzywac abstrakcyjnych licznik/rejestr/dekoder ... pogladowo swietnie,
> ale one maja duzo opcji, trzeba sie za bardzo skupic na prawidlowym
> okresleniu wszystkich, zeby dzialalo :-)

Wiele z nich istnieje w postaci gotowców w sieci, nie musisz poświęcać
na to własnego czasu.

Ja wolę mixed-mode. Podstawowe/dziwne bloczki mam w Verilogu, ale potem
składam z tego serie hierarchicznych schematów, bo w ten sposób widzę od
razu, jak informacja płynie w układzie. Skoro ludzki mózg jest
dostosowany do przetwarzania informacji w postaci graficznej, to po
co mam zamulać obraz sytuacji tekstem? Ja nie jestem software house,
dla którego istotne jest wydajne wspieranie projektów zespołowych
i przenośność bazy kodu. Mam luksus stawiania na czytelność intencji, to
z niego korzystam.

Pozdrawiam, Piotr