W dniu poniedziałek, 30 czerwca 2014 20:36:48 UTC+2 użytkownik Jakub Rakus napisał:
> On 30.06.2014 18:47, s...@g...com wrote:
>
> > Jak kr�tko i zwi�le zapisa� w VHDL'a np. co� takiego?:
>
> >
>
> > Q<=a(0) or a(1) .......... or a(n);
>
> >
>
>
>
> Jak chcesz "opisa�" zwi�lej to mo�e p�tla for.

A konkretnie jak miałoby to wyglądać?

> Ale czy ma to jakieďż˝
>
> znaczenie skoro syntetyzator i tak zrobi z tego kilka wielowej�ciowych
>
> OR�w pod��czonych do jednego ORa?
>

A jak się będę pier..lił w pisaninę a(0) or a(1) or a(2).... or a(n), to synteza
będzie lepsza? Nie żartuj..