On 09.11.2012 18:16, Sebastian Biały wrote:
> On 2012-11-09 18:05, Marek wrote:
>> To nie jest tak że szukasz czegoś do wizualizacji zmian a nie czytelnego
>> formatu?
>
> Nie. Wizualizacja zmian przelała czarę goryczy. Gdyby istniał format opisu
> schematu prawdopodobnie przeszedł bym na niego. Mam ostatnio dwie wpadki
> wynikające z "narysowania się druta tam gdzie przypadkiem kliknąłem" i nie
> zliczę ile innych idiotyzmów po drodze. To + kontrola wersji powoduje że
> rozgladam się za alternatywą. Tak jak mówie, języki programowania
> grficznego, choć mozliwe, nie mają żadnego sensu praktycznego poza
> niszami. Podobnie VHDL/Verilog - koem źrodłowym dokładniej opiszesz
> schemat niż zabawą w klikanie drutów w jakimś gównianym edytorze bo mając
> taki opis możesz znacznie więcej z nim zrobić.
Może źle się wyraziłem. Jeżeliby istniał 'diff' który biorąc dwa pliki z
repo wypisałby że różnią się tym że tu było połączenie pomiędzy pinami a w
drugiej rewizji go nie ma to zapewne byłoby wystarczające? Poprzez termin
wizualizacja nie miałem na myśli graficznej reprezentacji, tylko
tłumaczenie z maszynowego na ludzki.

Korzystamy z fwbuildera (tool do generowania firewalli), przechowuje on
konfigurację w xml. Niby jest to do przeczytania/zapisu przez człowieka,
praktycznie jednak niewykonalne. Znacznie łatwiej jest napisać coś co
porówna i rozumiejąc semantykę "przetłumaczy" z maszynowego na ludzki co
się dokładnie zmieniło.

Pewną przewagą tekstowego formatu byłoby możliwość mergowania branchy w
repo, nie wierzę jednak że działałoby to wystarczająco dobrze.


Marek