On 19/07/2022 15:00, Piotr Gałka wrote:
>> Jeśli "napiszesz" schemat, to istnieje spore prawdopodobieństwo, że
>> pojawią się bloki funkcjonalne, hierarchicznie. A jeśli tak, to
>> zrozumienie działania nie wymaga gapienia się w kreski na schemacie a
>> jedynie na połączenia w kodzie źródłowym grubych bloków między sobą.
>> To wcale nie jest bardzo trudne, programiści robią to od dawna.
> Ale schemat jest pod pewnymi względami mało hierarchiczny.

Opisany w języku VHDL/Verilog jest *skrajnie* hierarchiczny. Tam
wszystko w zasadzie jest podporządkowane hierarchi.

Używanie takiego języka wlaśnie wymusza porządek. Schemat to zazwyczaj
płaski zbiór kresek, gdzie bloki funkcjonalne trzeba wydłubywać gapiąc
się pół godziny, a w *HDL masz je ładnie nazwane.

> Jak do programu dołożysz wewnątrz procedur wiele różnych goto gdzieś do
> wnętrza innej procedury to program przestanie być czytelny.

To nie używaj goto ;) Proste.