On 16.07.2013 12:58, Adam Górski wrote:
>>
>>> Pamiętam że było coś takiego bodajże w procesorach Ubicoma ale w żadnym
>>> z armów tego nie widzę.
>>
>> Niezgodne z filozofią RISC.
>>
>
> Idąc tym tropem nie ma takich mechanizmów w żadnym procesorze bo nawet
> x86 to dzisiaj RISC , o x64 nawet nie wspominając.

Ni. x86 to dzisiaj nadal CISC. To np. Sandy Bridge na którym amd64 jest
uruchamiany/emulowany jest rzeczywiście RISC-like.



A wracając do problemu - sprzętowe implementacja zmian kontekstu to
zbędna komplikacja jeżeli można to zrobić RISC-like.

Np na cortex-m3 całość sprowadza się do ustawienia wskaźnika na
thread-control-block i wczytania rejestrów. Używasz instrukcji ogólnego
przeznaczenia a całe wsparcie sprowadza się do projektu architektury,
która to umożliwia.


--
Pozdrawiam
Michoo