W dniu 2018-06-20 o 20:22, Pszemol pisze:
> "Piotr Gałka" <p...@c...pl> wrote in message
> news:pgdqr4$clv$1$PiotrGalka@news.chmurka.net...
>> W dniu 2018-06-20 o 14:17, Pszemol pisze:
>>> Procek jest błędnie ustawiony aby myślał, że ma tylko jedną
>>> kostkę flash, i odczyt 32-bitowego słowa robi na dwa takty:
>>> najpierw wystawia "dolny" adres, OE, CE i odczytuje dolną
>>> połówkę danych, potem, niezmieniając stanu OE i CE inkrementuje
>>> adres i odczytuje górną połówkę danych na liniach D0..D15.
>>
>> Wytłumacz jak to jest zrobione.
>> Skoro OE i CE się nie zmieniają a zmienia się adres o 1 to A0 powinno
>> robić za CE do jednej kości i zanegowane A0 za CE do drugiej.
>>
>> Ale piszesz, że CE się nie zmienia.
>>
>> Czy w czasie tego inkrementowania nie ma chwili, kiedy obie kości
>> walczą ze sobą na liniach danych (na przykład w czasie równym czasowi
>> propagacji negatora na linii A0).
>
> Jedna kość obsługuje przecież D0..D15, druga obsługuje D16..D31.
> Nie rozumiem Twojego pytania.

Napisałeś:
"inkrementuje adres i odczytuje górną połówkę danych na liniach D0..D15".

Założyłem, że przed inkrementowaniem czyta D0..D15. Skoro po
inkrementowaniu też to .....
P.G.

do góry

Dnia Thu, 21 Jun 2018 20:43:44 +0200, Piotr Gałka napisał(a):
> W dniu 2018-06-20 o 20:22, Pszemol pisze:
>> Jedna kość obsługuje przecież D0..D15, druga obsługuje D16..D31.
>> Nie rozumiem Twojego pytania.
>
> Napisałeś:
> "inkrementuje adres i odczytuje górną połówkę danych na liniach D0..D15".
>
> Założyłem, że przed inkrementowaniem czyta D0..D15. Skoro po
> inkrementowaniu też to .....

Procesor ustawiony omylkowo na 16-bit flash, to czyta dwa razy z
D0..15.

A dwie pamieci uczciwe - 32 bity naraz dostarczaja.

J.

do góry

"J.F." <j...@p...onet.pl> wrote in message
news:b985cawyprh3$.156d57u73371t.dlg@40tude.net...
> Dnia Thu, 21 Jun 2018 20:43:44 +0200, Piotr Gałka napisał(a):
>> W dniu 2018-06-20 o 20:22, Pszemol pisze:
>>> Jedna kość obsługuje przecież D0..D15, druga obsługuje D16..D31.
>>> Nie rozumiem Twojego pytania.
>>
>> Napisałeś:
>> "inkrementuje adres i odczytuje górną połówkę danych na liniach D0..D15".
>>
>> Założyłem, że przed inkrementowaniem czyta D0..D15. Skoro po
>> inkrementowaniu też to .....
>
> Procesor ustawiony omylkowo na 16-bit flash, to czyta dwa razy z
> D0..15.
>
> A dwie pamieci uczciwe - 32 bity naraz dostarczaja.

No brawo... tak właśnie było - dzięki, zrozumiałeś doskonale.

do góry

"Janusz" <j...@o...pl> wrote in message
news:pgfpiq$kht$1@node1.news.atman.pl...
> W dniu 2018-06-20 o 20:22, Pszemol pisze:
>> "Piotr Gałka" <p...@c...pl> wrote in message
>> news:pgdqr4$clv$1$PiotrGalka@news.chmurka.net...
>>> W dniu 2018-06-20 o 14:17, Pszemol pisze:
>>>> Procek jest błędnie ustawiony aby myślał, że ma tylko jedną
>>>> kostkę flash, i odczyt 32-bitowego słowa robi na dwa takty:
>>>> najpierw wystawia "dolny" adres, OE, CE i odczytuje dolną
>>>> połówkę danych, potem, niezmieniając stanu OE i CE inkrementuje
>>>> adres i odczytuje górną połówkę danych na liniach D0..D15.
>>>
>>> Wytłumacz jak to jest zrobione.
>>> Skoro OE i CE się nie zmieniają a zmienia się adres o 1 to A0 powinno
>>> robić za CE do jednej kości i zanegowane A0 za CE do drugiej.
>>>
>>> Ale piszesz, że CE się nie zmienia.
>>>
>>> Czy w czasie tego inkrementowania nie ma chwili, kiedy obie kości walczą
>>> ze sobą na liniach danych (na przykład w czasie równym czasowi
>>> propagacji negatora na linii A0).
>>
>> Jedna kość obsługuje przecież D0..D15, druga obsługuje D16..D31.
> Ale sam pisałeś że jest w trybie 16b i czyta na jednej szynie dwa flasze.
>
>> Nie rozumiem Twojego pytania.
> My też nie, może daj kawałek schematu z oscylogramami.

Płyta jest zaprojektowana tak jak na obrazku 9.14.1 pod tytułem
"32-bit wide memory bank connection" wersja b. pod tytułem
"32 bit wide memory bank interfaced to two 16 bit memory chips".
https://www.nxp.com/docs/en/user-guide/UM10562.pdf

CPU jest skonfigurowany tak jakby miał 9.14.2 pod tytułem
"16-bit wide memory bank connection"

Niestety nie znalazłem w tym manualu co się dzieje z górną
połówką szyny danych podczas 16-bitowych odczytów... :-(

do góry

"J.F." <j...@p...onet.pl> wrote in message
news:5b2b5c6e$0$594$65785112@news.neostrada.pl...
> Użytkownik "Pszemol" napisał w wiadomości grup
> dyskusyjnych:pge5uv$85h$...@d...me...
> "J.F." <j...@p...onet.pl> wrote in message
>>>>Procek jest błędnie ustawiony aby myślał, że ma tylko jedną
>>>>kostkę flash, i odczyt 32-bitowego słowa robi na dwa takty:
>>>>najpierw wystawia "dolny" adres, OE, CE i odczytuje dolną
>>>>połówkę danych, potem, niezmieniając stanu OE i CE inkrementuje
>>>>adres i odczytuje górną połówkę danych na liniach D0..D15.
>>
>>> Jestes pewien, ze bez zmiany CE, OE ? Nie ma dwoch impulsow
>
>>Nie ma potrzeby dwu impulsów przy czytaniu pamięci flash.
>
> Niby nie ma, ale procek z natury moze chciec wystawic dwa impulsy RD.
> tu RD nie ma, to moze inne ..

Zerknij tu: https://www.nxp.com/docs/en/data-sheet/LPC408X_7X.pd
f
Fig 21. External static memory burst read cycle

do góry

Użytkownik "Pszemol" napisał w wiadomości grup
dyskusyjnych:pghob5$f5o$...@d...me...
"J.F." <j...@p...onet.pl> wrote in message
> Użytkownik "Pszemol" napisał w wiadomości grup
>>>>>Procek jest błędnie ustawiony aby myślał, że ma tylko jedną
>>>>>kostkę flash, i odczyt 32-bitowego słowa robi na dwa takty:
>>>>>najpierw wystawia "dolny" adres, OE, CE i odczytuje dolną
>>>>>połówkę danych, potem, niezmieniając stanu OE i CE inkrementuje
>>>>>adres i odczytuje górną połówkę danych na liniach D0..D15.
>>
>>>> Jestes pewien, ze bez zmiany CE, OE ? Nie ma dwoch impulsow
>>>Nie ma potrzeby dwu impulsów przy czytaniu pamięci flash.
>> Niby nie ma, ale procek z natury moze chciec wystawic dwa impulsy
>> RD.
>> tu RD nie ma, to moze inne ..

>Zerknij tu: https://www.nxp.com/docs/en/data-sheet/LPC408X_7X.pd
f
>Fig 21. External static memory burst read cycle

Nieprzyjemne ... choc w sumie - przy prawdziwych pamieciach niby nie
przeszkadza.

A nowoczesne flashe nie maja jakis bitow korekcyjnych ?
W sensie, ze pamietaja wiecej bitow w matrycy, a potem koryguja
pojedyncze przeklamania jesli sie zdarza ?

Choc niby i to mozna asynchronicznie zrobic ...


J.

do góry

W dniu 2018-06-22 o 04:52, Pszemol pisze:
> "J.F." <j...@p...onet.pl> wrote in message
> news:5b2b5c6e$0$594$65785112@news.neostrada.pl...
>> Użytkownik "Pszemol"  napisał w wiadomości grup
>> dyskusyjnych:pge5uv$85h$...@d...me...
>> "J.F." <j...@p...onet.pl> wrote in message
>>>>> Procek jest błędnie ustawiony aby myślał, że ma tylko jedną
>>>>> kostkę flash, i odczyt 32-bitowego słowa robi na dwa takty:
>>>>> najpierw wystawia "dolny" adres, OE, CE i odczytuje dolną
>>>>> połówkę danych, potem, niezmieniając stanu OE i CE inkrementuje
>>>>> adres i odczytuje górną połówkę danych na liniach D0..D15.
>>>
>>>> Jestes pewien, ze bez zmiany CE, OE ? Nie ma dwoch impulsow
>>
>>> Nie ma potrzeby dwu impulsów przy czytaniu pamięci flash.
>>
>> Niby nie ma, ale procek z natury moze chciec wystawic dwa impulsy RD.
>> tu RD nie ma, to moze inne ..
>
> Zerknij tu: https://www.nxp.com/docs/en/data-sheet/LPC408X_7X.pd
f
> Fig 21. External static memory burst read cycle
>
>
I chodzą Ci te pamięci w tym burst cyklu? bo normalnie adres do ramu
jest wpisywany
np ce, a tutaj nie ma wpisu, pamięć na bieżąco (po czasie dostępu) musi
udostepniać to co się pojawia na adresie, więc nie mogą to być zwykłe ramy.

--
Pozdr
Janusz

do góry

Janusz <j...@o...pl> wrote:
> W dniu 2018-06-22 o 04:52, Pszemol pisze:
>> "J.F." <j...@p...onet.pl> wrote in message
>> news:5b2b5c6e$0$594$65785112@news.neostrada.pl...
>>> Użytkownik "Pszemol"  napisał w wiadomości grup
>>> dyskusyjnych:pge5uv$85h$...@d...me...
>>> "J.F." <j...@p...onet.pl> wrote in message
>>>>>> Procek jest błędnie ustawiony aby myślał, że ma tylko jedną
>>>>>> kostkę flash, i odczyt 32-bitowego słowa robi na dwa takty:
>>>>>> najpierw wystawia "dolny" adres, OE, CE i odczytuje dolną
>>>>>> połówkę danych, potem, niezmieniając stanu OE i CE inkrementuje
>>>>>> adres i odczytuje górną połówkę danych na liniach D0..D15.
>>>>
>>>>> Jestes pewien, ze bez zmiany CE, OE ? Nie ma dwoch impulsow
>>>
>>>> Nie ma potrzeby dwu impulsów przy czytaniu pamięci flash.
>>>
>>> Niby nie ma, ale procek z natury moze chciec wystawic dwa impulsy RD.
>>> tu RD nie ma, to moze inne ..
>>
>> Zerknij tu: https://www.nxp.com/docs/en/data-sheet/LPC408X_7X.pd
f
>> Fig 21. External static memory burst read cycle
>>
>>
> I chodzą Ci te pamięci w tym burst cyklu? bo normalnie adres do ramu
> jest wpisywany
> np ce, a tutaj nie ma wpisu, pamięć na bieżąco (po czasie dostępu) musi
> udostepniać to co się pojawia na adresie, więc nie mogą to być zwykłe ramy.
>

Co to znaczy "adres do ramu jest wpisywany"?

To są pamięci flash... Tylko odczyt. Zapis specjalnym algorytmem po
kasowaniu całego sektora.

do góry

J.F. <j...@p...onet.pl> wrote:
> Użytkownik "Pszemol" napisał w wiadomości grup
> dyskusyjnych:pghob5$f5o$...@d...me...
> "J.F." <j...@p...onet.pl> wrote in message
>> Użytkownik "Pszemol" napisał w wiadomości grup
>>>>>> Procek jest błędnie ustawiony aby myślał, że ma tylko jedną
>>>>>> kostkę flash, i odczyt 32-bitowego słowa robi na dwa takty:
>>>>>> najpierw wystawia "dolny" adres, OE, CE i odczytuje dolną
>>>>>> połówkę danych, potem, niezmieniając stanu OE i CE inkrementuje
>>>>>> adres i odczytuje górną połówkę danych na liniach D0..D15.
>>>
>>>>> Jestes pewien, ze bez zmiany CE, OE ? Nie ma dwoch impulsow
>>>> Nie ma potrzeby dwu impulsów przy czytaniu pamięci flash.
>>> Niby nie ma, ale procek z natury moze chciec wystawic dwa impulsy
>>> RD.
>>> tu RD nie ma, to moze inne ..
>
>> Zerknij tu: https://www.nxp.com/docs/en/data-sheet/LPC408X_7X.pd
f
>> Fig 21. External static memory burst read cycle
>
> Nieprzyjemne ... choc w sumie - przy prawdziwych pamieciach niby nie
> przeszkadza.

Czemu nieprzyjemnie??

> A nowoczesne flashe nie maja jakis bitow korekcyjnych ?
> W sensie, ze pamietaja wiecej bitow w matrycy, a potem koryguja
> pojedyncze przeklamania jesli sie zdarza ?
>
> Choc niby i to mozna asynchronicznie zrobic ...

Te nie mają zadnych bitów korekcyjnych.

do góry

Użytkownik "Pszemol" napisał w wiadomości grup
dyskusyjnych:pgiind$ifg$...@d...me...
J.F. <j...@p...onet.pl> wrote:
> Użytkownik "Pszemol" napisał w wiadomości grup
>>>>>> Procek jest błędnie ustawiony aby myślał, że ma tylko jedną
>>>>>> kostkę flash, i odczyt 32-bitowego słowa robi na dwa takty:
>>>>>> najpierw wystawia "dolny" adres, OE, CE i odczytuje dolną
>>>>>> połówkę danych, potem, niezmieniając stanu OE i CE inkrementuje
>>>>>> adres i odczytuje górną połówkę danych na liniach D0..D15.

>>> Zerknij tu: https://www.nxp.com/docs/en/data-sheet/LPC408X_7X.pd
f
>>> Fig 21. External static memory burst read cycle
>
>> Nieprzyjemne ... choc w sumie - przy prawdziwych pamieciach niby
>> nie
>> przeszkadza.
>Czemu nieprzyjemnie??

No bo nie wiem czy przeczytal czy nie.
Przy pamieci bez znaczenia, ale jakbym jakies peryferium chcial
zrobic...

>> A nowoczesne flashe nie maja jakis bitow korekcyjnych ?
>> W sensie, ze pamietaja wiecej bitow w matrycy, a potem koryguja
>> pojedyncze przeklamania jesli sie zdarza ?
>> Choc niby i to mozna asynchronicznie zrobic ...

>Te nie mają zadnych bitów korekcyjnych.

Jestes pewien, ze w srodku nie maja ?

Ostatnio slysze, ze nowa generacja, 16-poziomowa, 4 bity w jednej
komorce pamietaja,
do tej pory byly 3 bity ... to moze i zadbali o jakies korekcje.

P.S. Sandisk robi karte uSD 200GB. Jakas dziwna pojemnosc ... czyzby
3*64GiB=206GB, i jeszcze drobny zapas mamy ?

J.

do góry