Power on reset w CPLD - Grupy dyskusyjne w eGospodarka.pl

eGospodarka.pl › Grupy › pl.misc.elektronika › Power on reset w CPLD › Power on reset w CPLD

Path: news-archive.icm.edu.pl!news.icm.edu.pl!newsfeed.pionier.net.pl!3.eu.feeder.erj
e.net!feeder.erje.net!news.roellig-ltd.de!open-news-network.org!weretis.net!fee
der8.news.weretis.net!news.mixmin.net!aioe.org!peer01.ams4!peer.am4.highwinds-m
edia.com!news.highwinds-media.com!newsfeed.neostrada.pl!unt-exc-02.news.neostra
da.pl!unt-spo-a-02.news.neostrada.pl!news.neostrada.pl.POSTED!not-for-mail
Newsgroups: pl.misc.elektronika
X-Mozilla-News-Host: news://news.tpi.pl:119
From: Atlantis <m...@w...pl>
Subject: Power on reset w CPLD
Date: Tue, 27 Oct 2020 18:24:37 +0100
User-Agent: Mozilla/5.0 (X11; Linux x86_64; rv:78.0) Gecko/20100101
Thunderbird/78.3.1
MIME-Version: 1.0
Content-Type: text/plain; charset=utf-8; format=flowed
Content-Language: pl
Content-Transfer-Encoding: 8bit
Lines: 13
Message-ID: <5f9857d5$0$503$65785112@news.neostrada.pl>
Organization: Telekomunikacja Polska
NNTP-Posting-Host: 83.27.172.143
X-Trace: 1603819477 unt-rea-b-01.news.neostrada.pl 503 83.27.172.143:38496
X-Complaints-To: a...@n...neostrada.pl
X-Received-Bytes: 1595
X-Received-Body-CRC: 2727751237
Xref: news-archive.icm.edu.pl pl.misc.elektronika:758510
[ ukryj nagłówki ]
Zaczynam się ostatnio bawić układami CPLD. Przebijam się właśnie przez
podręcznik VHDL-a i zaczłem projektować płytkę do projektu, który będzie
wykorzystywał taki układ programowalny. Postawiłem na mający już parę
lat układ Xilinx CoolRunner II XC2C256.

W projekcie będę potrzebował możliwości automatycznego ustawienia
początkowego stanu rejestrów po włączeniu zasilania. Czyli mam
zewnętrzny pin RST, do którego podpinam wejścia RST wszystkich
komponentów zaimplementowanych w VHDL-u. Oczywiście wolałbym uniknąć
ręcznego wciskania przycisku po każdym podłączeniu zasilania. Stąd pytanie:

W tych układach jest zaimplementowany jakiś wewnętrzny mechanizm czy
powinienem użyć jakiegoś zewnętrznego scalaka, choćby DS1818?