eGospodarka.pl
eGospodarka.pl poleca

eGospodarka.plGrupypl.misc.elektronikaFPGA, VHDL detekcja zbocza i problemyRe: FPGA, VHDL detekcja zbocza i problemy
  • Data: 2009-05-23 05:20:58
    Temat: Re: FPGA, VHDL detekcja zbocza i problemy
    Od: k...@g...com szukaj wiadomości tego autora
    [ pokaż wszystkie nagłówki ]

    On 23 Maj, 01:02, Jerry1111
    <j...@w...pl.pl.wp> wrote:

    > Inna sprawa - jak na to spojrzalem, to potem juz nie chcialo mi sie
    > dalej analizowac. Inna sprawa, ze jak HOST_DIOR_N bedzie trwal 10
    > impulsow, to licznik policzy do 5 (w oryginalnym poscie). Tu az sie
    > prosi o prosciutkie state-machine (szybciej to, niz myslec nad trzema
    > if-ami).
    >

    Witam, przepraszam za wprowadzenie w blad. Podany przyklad pisałem "z
    palca" żeby pokazać problem i faktycznie się pomyliłem z pośpiechu. W
    Quartusie jednak napisałem tamto wykrywanie zbocza w sposób podobny do
    Konopa no i skutek jest taki jak opisałem powyżej. Powoli koncza mi
    sie pomysly i bedzie trzeba isc i zaobserwowac jak wygladaja te
    sygnaly na jakims rejestratorze, bo wyglada to tak jakby DIOR_N mial
    jednak okres porownywalny lub wrecz mniejszy od czestotliwosci CLK.
    Wedlug specyfikacji taka sytuacja nigdy nie powinna miec miejsca. No
    nic, dziekuje za rady w kazdym razie. Sprobuje jeszcze powalczyc sam :)

Podziel się

Poleć ten post znajomemu poleć

Wydrukuj ten post drukuj


Następne wpisy z tego wątku

Najnowsze wątki z tej grupy


Najnowsze wątki

Szukaj w grupach

Eksperci egospodarka.pl

1 1 1

Wpisz nazwę miasta, dla którego chcesz znaleźć jednostkę ZUS.

Wzory dokumentów

Bezpłatne wzory dokumentów i formularzy.
Wyszukaj i pobierz za darmo: