eGospodarka.pl
eGospodarka.pl poleca

eGospodarka.plGrupypl.misc.elektronikaFPGA, VHDL detekcja zbocza i problemyRe: FPGA, VHDL detekcja zbocza i problemy
  • Data: 2009-05-23 06:21:30
    Temat: Re: FPGA, VHDL detekcja zbocza i problemy
    Od: J.F. <j...@p...onet.pl> szukaj wiadomości tego autora
    [ pokaż wszystkie nagłówki ]

    k...@g...com wrote:

    >Sygnał ten zgodnie ze specyfikacją ATA może mieć okres minimum 120ns
    >(mowa o trybie Multiword DMA2). Zegar taktujący układ to 50MHz
    >przepuszczone przez wbudowane PLL (3*50MHz)=150MHz. Nie powinno być
    >więc problemów z wykrywaniem zmian sygnału DIOR bo częstotliwość ta
    >jest wielokrotnie wyższa....

    A probowales obejrzec go oscyloskopem ?

    Moze juz dawno nie ma 120ns ...


    J.

Podziel się

Poleć ten post znajomemu poleć

Wydrukuj ten post drukuj


Następne wpisy z tego wątku

Najnowsze wątki z tej grupy


Najnowsze wątki

Szukaj w grupach

Eksperci egospodarka.pl

1 1 1

Wpisz nazwę miasta, dla którego chcesz znaleźć jednostkę ZUS.

Wzory dokumentów

Bezpłatne wzory dokumentów i formularzy.
Wyszukaj i pobierz za darmo: