-
Path: news-archive.icm.edu.pl!agh.edu.pl!news.agh.edu.pl!newsfeed2.atman.pl!newsfeed.
atman.pl!.POSTED!not-for-mail
From: Jakub Rakus <s...@o...pl>
Newsgroups: pl.misc.elektronika
Subject: Re: VHDL - PROCESS
Date: Mon, 21 Apr 2014 20:07:56 +0200
Organization: ATMAN - ATM S.A.
Lines: 67
Message-ID: <lj3mps$r2d$1@node1.news.atman.pl>
References: <f...@g...com>
NNTP-Posting-Host: staticline-31-183-73-49.toya.net.pl
Mime-Version: 1.0
Content-Type: text/plain; charset=UTF-8; format=flowed
Content-Transfer-Encoding: 8bit
X-Trace: node1.news.atman.pl 1398103676 27725 31.183.73.49 (21 Apr 2014 18:07:56 GMT)
X-Complaints-To: u...@a...pl
NNTP-Posting-Date: Mon, 21 Apr 2014 18:07:56 +0000 (UTC)
User-Agent: Mozilla/5.0 (X11; Linux x86_64; rv:24.0) Gecko/20100101
Thunderbird/24.4.0
In-Reply-To: <f...@g...com>
Xref: news-archive.icm.edu.pl pl.misc.elektronika:663646
[ ukryj nagłówki ]On 20.04.2014 22:50, s...@g...com wrote:
> Szczerze powiedziawszy nie za bardzo łapię listę czułości - process(coś_tam).
>
> Przykład, zwykły przerzutnik D, wersja 1:
>
> entity fd is
> Port ( CLK : in std_logic;
> D : in std_logic;
> Q : out std_logic;
> end fd;
>
> architecture Behavioral of fd is
>
> begin
>
> process (CLK)
>
> begin
>
> if CLK'event and CLK='1' then
> Q<=D;
> end if;
> end process;
>
>
> end Behavioral;
>
> =================
>
> I teraz to samo bez "process", wersja_2 :
>
> entity fd is
> Port ( CLK : in std_logic;
> D : in std_logic;
> Q : out std_logic;
> end fd;
>
> architecture Behavioral of fd is
>
> begin
>
> if CLK'event and CLK='1' then
> Q<=D;
> end if;
>
>
> end Behavioral;
>
> =====================
>
> Gdzie jest różnica?
>
Przy tak krótkim kodzie zawartym wewnątrz procesu, to nigdzie.
Teoretycznie to co jest zawarte w procesie będzie się realizować "po
kolei", czyli "prawie" jak w programie napisanym na uC.
Gdzieś czytałem ostatnio także o innej ciekawej kwestii dotyczącej
procesu - mniej więcej chodzi o to, że słowo kluczowe "process" oraz
podawana wraz z nim lista czułości jest ważna właściwie tylko dla
zwiększenia czytelności kodu oraz przy vhdl-u używanym dla symulacji.
Przy syntezie do docelowego układu kompilator zwraca uwagę głównie na
zależności logiczne między sygnałami, czyli w tym przypadku na if
CLK'event and CLK='1' then.
--
Pozdrawiam
Jakub Rakus
Następne wpisy z tego wątku
- 22.04.14 14:07 nowyr
- 24.04.14 12:38 Adam Górski
- 24.04.14 14:38 nowyr
- 24.04.14 14:55 Adam Górski
- 25.04.14 00:33 nowyr
- 25.04.14 10:08 Adam Górski
- 26.04.14 19:37 nowyr
Najnowsze wątki z tej grupy
- A jednak nie kondensatory
- Re: A jednak nie kondensatory
- odzysk z panela PV
- tuner i silnik od rolety
- Przednia lampka rowerowa Basta / AXA pod dynamo w piaście
- Boję siię capa...
- Efekt gitarowy koda kd-30 trash metal
- Re: Efekt gitarowy koda kd-30 trash metal
- Wykrywanie przerwy w długim przewodzie zakopanym w ziemi.
- PT500
- supercap
- Procesor NMOS i karta CF
- Jak sprawdzic uC
- radyjko znalazłem
- Telewizor przestał widzieć sygnał z anteny
Najnowsze wątki
- 2024-06-05 [ot] spec od renowacji/reperacji kurtek skorzanych
- 2024-06-05 Koszt przywrócenia wychodnego numerowi w Plusie
- 2024-06-06 korki prawie takie same
- 2024-06-05 Takie elektryki mają sens ale czy z Francuską MARŻĄ?
- 2024-06-05 Warta S.A. - przyjęta odpowiedzialność?
- 2024-06-04 nie zna życia ten
- 2024-06-06 A jednak nie kondensatory
- 2024-06-06 Re: A jednak nie kondensatory
- 2024-06-06 Wymiana SIM Aero2
- 2024-06-06 Gdańsk => Programista Full Stack .Net <=
- 2024-06-06 Warszawa => Senior React Native Developer <=
- 2024-06-06 Gdańsk => Head of International Freight Forwarding Department <=
- 2024-06-06 Warszawa => Kierownik Działu Spedycji Międzynarodowej <=
- 2024-06-05 Olsztyn => Sales Specialist <=
- 2024-06-05 Ulm => Integration & Test Engineer <=