On 28/04/2021 10:42, Piotr Wyderski wrote:
>> Ludzie od FPGA też są zakonserwowani w formalinie.
> Nie tylko ludzie. Narzędzia EDA też wyglądają jak napisane przez
> średniowiecznych mnichów w Fortranie.

Większośc tych narzędzi ma nie tylko korzenie w latach 90, ale całe
połacie kodu pielęgnowanego przez dziesięciolecia, dzięki czemu jest nie
do ruszenia, naprawy i refaktoryzacji. Dług technologiczny zaciągnięty w
nich, jest niemożliwy do spłacenia obecnie.

> Pomimo trzeciej dekady 21. wieku
> "nowinki" z VHDL 2008 i Verilog 2001 też są tak sobie wspierane. Ale nie
> traćmy nadziei być może już moje wnuki będą mogły napisać prawdziwie
> generyczną funkcję w VHDL...

VHDL to Ada, wiec nie spodziewaj się jakiejkolwiek rewolucji, komitety
standaryzujące spotykają się pomiędzy wizytami u geriatry.

SV się rozwija dynamicznie, ale to znowu język projektowany przez kilka
niezależnych grup szaleńców ciągnących każda w swoją stronę. To chyba
taki program beta testów jest ;)

> Ja m.in. z tego powodu sporo kodu generuję pytongiem, bo mnie trafia,
> jak próbuję coś porządnie napisać w obu HDL.

I prawidłowo. Enkapsulata szitu to podstawa dev EDA :).