s...@g...com wrote:

> Przeciwnie. Naukę lepiej zacząć od czegoś o większych zasobach.

W pełni popieram, okres nauki to nie czas na pałowanie się
z ograniczeniami sprzętowymi platformy. Na tym etapie im
mniej problemów, tym lepiej. I potem też: ile kosztuje godzina
Twojego czasu, a ile zaoszczędzisz na większym układzie?
Jeśli nie klepiesz płytki w milionach, to Ci się NRE nie zwróci.

> Jak kupi EVB z FPGA, to niby dlaczego miałby to uszkodzić?

Bo geniusz dał na płytce przełącznik, ale nie zabezpieczył go szeregowym
opornikiem, a początkujący ustawił sobie dany pin jako wyjście. Przykład
z praktyki własnej. :)

Pozdrawiam, Piotr

do góry

Użytkownik "Piotr Wyderski" napisał w wiadomości grup
dyskusyjnych:p5ettg$8q1$...@n...news.atman.pl...
s...@g...com wrote:
>> Przeciwnie. Naukę lepiej zacząć od czegoś o większych zasobach.
>W pełni popieram, okres nauki to nie czas na pałowanie się
>z ograniczeniami sprzętowymi platformy. Na tym etapie im
>mniej problemów, tym lepiej.

Hm ... mniejsza latwiej ogarnac.
Ale CPLD to bardzo ograniczone FPGA, wiec tez bym nie polecal.

>> Jak kupi EVB z FPGA, to niby dlaczego miałby to uszkodzić?
>Bo geniusz dał na płytce przełącznik, ale nie zabezpieczył go
>szeregowym
>opornikiem, a początkujący ustawił sobie dany pin jako wyjście.
>Przykład
>z praktyki własnej. :)

To jakies strasznie slaby uklad.
IMO - powinien przezyc, prad wyjsciowy jest ograniczony :-)
No ale moje doswiadczenie siega TTL a nie ukladow 10nm :-)

J.

do góry

J.F. wrote:

> Hm ... mniejsza latwiej ogarnac.

Nie zgodzę się, bo ogarnianie to nie jest sytuacja zerojedynkowa.
Na FPGA możesz zrobić to samo, co na CPLD, a jeśli jakiegoś zasobu
nie używasz, bo go nie rozumiesz, albo nawet nie wiesz o jego
istnieniu, to przecież nie przekreśla pozostałej części zdobytej wiedzy.
Będziesz miał się czego douczyć, a na CPLD nie. :-)

> Ale CPLD to bardzo ograniczone FPGA, wiec tez bym nie polecal.

CPLD jest świetne do pozbycia się z płytki jakiejś drobnej logiki
sklejającej układ do kupy, ale jeśli projektujesz go od zera na FPGA,
to tej logiki i tak nigdy by tam nie było. IMHO CPLD nie nadają się
do zastosowań amatorskich z dokładnie tego powodu, a nie
trudności/obudowy/kosztu. Można od razu walnąć z nieco grubszej rury
i zapomnieć o tego typu problemach.

Pozdrawiam, Piotr

do góry

Użytkownik "Piotr Wyderski" napisał w wiadomości grup
dyskusyjnych:p5ev6u$9v7$...@n...news.atman.pl...
J.F. wrote:
>> Ale CPLD to bardzo ograniczone FPGA, wiec tez bym nie polecal.

>CPLD jest świetne do pozbycia się z płytki jakiejś drobnej logiki
>sklejającej układ do kupy, ale jeśli projektujesz go od zera na FPGA,
>to tej logiki i tak nigdy by tam nie było. IMHO CPLD nie nadają się
>do zastosowań amatorskich z dokładnie tego powodu, a nie
>trudności/obudowy/kosztu. Można od razu walnąć z nieco grubszej rury
>i zapomnieć o tego typu problemach.

Hm, skoro amator celuje w uP z pewna iloscia logiki, to ta ilosc
bedzie niewielka, choc moze niekoniecznie az taka drobna.
Zmiesci sie w FPGA, i sa szanse, ze sie zmiesci w CPLD ... wiec mozna
wybrac tansze/mniejsze/latwiejsze :-)

Wybierac duze FPGA, zeby w srodku zrobic troche logiki i uP, to mi sie
wydaje nieekonomiczne :-)
Ale ceny spadaja :-)

uP z niewielkim dodatkowym FPGA na pokladzie bylby swietny.
Tylko to narzekanie, ze BGA sie trudno lutuje :-)

Dodaj do tego czas inicjalizacji - CPLD zazwyczaj dziala od razu,
FPGA w zaleznosci od wersji potrafi wymagac pewnego czasu na
skonfigurowanie.

J.

do góry

Adam Wysocki wrote:

> - "Układy FPGA w przykładach" (kurs, 4 części)
> - Wprowadzenie do języka Verilog (książka)
>
> Polecacie któreś z tych dwóch?

Powyższych pozycji nie znam, ale mam radę: odpuść sobie naukę
Veriloga na etapie wstępnym. W ISE/Quartusie są graficzne edytory
schematów, poklikaj sobie i zobacz, jak Ci to leży. Naucz się sprzętu
i myślenia w nowych kategoriach. Dopiero z tym zabieraj się za
modelowanie na poziomie tekstowym. W drugą stronę to IMHO strata
czasu: nauczysz się pisać, ale nie będziesz rozumiał, co piszesz.

Pozdrawiam, Piotr

do góry

J.F. wrote:

> Wybierac duze FPGA, zeby w srodku zrobic troche logiki i uP, to mi sie
> wydaje nieekonomiczne :-)

W tanich FPGA nie masz znaczącej ilosci pamięci na chipie i się układ
komplikuje o dodatkowe chipy, co zjada powierzchnię płytki i piny IO.

> uP z niewielkim dodatkowym FPGA na pokladzie bylby swietny.
> Tylko to narzekanie, ze BGA sie trudno lutuje :-)

Dokładnie z tych powodów najbardziej podobają mi się hybrydy,
np. PSoC5 i Zynq. PSoC jest w QFN i TQFP, więc do polutowania
w domu. Jest też i takie rozwiązanie:

https://shop.trenz-electronic.de/en/TE0722-02-DIPFOR
Ty1-Soft-Propeller-with-Xilinx-Zynq-7010-and-16-MByt
e-Flash

> Dodaj do tego czas inicjalizacji - CPLD zazwyczaj dziala od razu, FPGA w
> zaleznosci od wersji potrafi wymagac pewnego czasu na skonfigurowanie.

Są FPGA z flashem w środku, są też konfigurowalne antifuse'ami.
Ale to nie problem w zastosowaniach amatorskich.

Pozdrawiam, Piotr

do góry

J.F. wrote:

> Wybierac duze FPGA, zeby w srodku zrobic troche logiki i uP, to mi sie
> wydaje nieekonomiczne :-)

W tanich FPGA nie masz znaczącej ilosci pamięci na chipie i się układ
komplikuje o dodatkowe chipy, co zjada powierzchnię płytki i piny IO.

> uP z niewielkim dodatkowym FPGA na pokladzie bylby swietny.
> Tylko to narzekanie, ze BGA sie trudno lutuje :-)

Dokładnie z tych powodów najbardziej podobają mi się hybrydy,
np. PSoC5 i Zynq. PSoC jest w QFN i TQFP, więc do polutowania
w domu. Jest też i takie rozwiązanie:

https://shop.trenz-electronic.de/en/TE0722-02-DIPFOR
Ty1-Soft-Propeller-with-Xilinx-Zynq-7010-and-16-MByt
e-Flash


> Dodaj do tego czas inicjalizacji - CPLD zazwyczaj dziala od razu, FPGA w
> zaleznosci od wersji potrafi wymagac pewnego czasu na skonfigurowanie.

Są FPGA z flashem w środku, są też konfigurowalne antifuse'ami.
Ale to nie problem w zastosowaniach amatorskich.

Pozdrawiam, Piotr

do góry

Użytkownik "Piotr Wyderski" napisał w wiadomości grup
dyskusyjnych:p5f0nm$bdq$...@n...news.atman.pl...
Adam Wysocki wrote:
>> - "Układy FPGA w przykładach" (kurs, 4 części)
>> - Wprowadzenie do języka Verilog (książka)
>> Polecacie któreś z tych dwóch?

>Powyższych pozycji nie znam, ale mam radę: odpuść sobie naukę
>Veriloga na etapie wstępnym. W ISE/Quartusie są graficzne edytory
>schematów, poklikaj sobie i zobacz, jak Ci to leży. Naucz się sprzętu
>i myślenia w nowych kategoriach.

To nie lepiej jednak zaczac od VHDL/Veriloga, niz dalej trzaskac te
schematy ?

Chociaz ... moze sie przydac jak klient wymaga dokumentacji "prostej
logiki" :-)

J.

do góry

W dniu środa, 7 lutego 2018 15:37:28 UTC+1 użytkownik J.F. napisał:
> Użytkownik "Piotr Wyderski" napisał w wiadomości grup
> dyskusyjnych:p5f0nm$bdq$...@n...news.atman.pl...
> Adam Wysocki wrote:
> >> - "Układy FPGA w przykładach" (kurs, 4 części)
> >> - Wprowadzenie do języka Verilog (książka)
> >> Polecacie któreś z tych dwóch?
>
> >Powyższych pozycji nie znam, ale mam radę: odpuść sobie naukę
> >Veriloga na etapie wstępnym. W ISE/Quartusie są graficzne edytory
> >schematów, poklikaj sobie i zobacz, jak Ci to leży. Naucz się sprzętu
> >i myślenia w nowych kategoriach.
>
> To nie lepiej jednak zaczac od VHDL/Veriloga, niz dalej trzaskac te
> schematy ?
>

W rozbudowanych projektach, gdzie FPGA jest wykorzystywane do kontrolowania różnych
niezależnych układów np. kontroler USB,DDR RAM,Przetworniki AD/DA i cholera wie co
jeszcze, uważam schemat za najlepsze narzędzie. Jeden rzut oka i wiadomo co jest co i
jaki jest przepływ logiczny obrabianego sygnału. Jasne, że to samo da się zrobić w
VHDL'u pisząc strukturalnie, ale nikt mi nie wmówi że taki projekt będzie
przejrzysty. A znalezienie ewentualnego błędu zaczyna urastać do naprawdę dużego
problemu. Strukturalny VHDL wykorzystuję jedynie w przypadku powielenia jakiegoś
bloku funkcjonalnego na n-kanałów. Wtedy istotnie łatwiej i szybciej jest to zrobić w
paru linijkach kodu, niż smarować na schemacie np. 64 klocki i łączyć je drutami.
Ewentualne rozszerzenie liczby kanałów na 128, to w VHDL'u kwestia kilku sekund
roboty. Natomiast VHDL jest znakomitym narzędziem do projektowania behawioralnego.
Synteza stanów maszynowych na piechotę na bramki i przerzutniki, to nie tylko strata
czasu, ale wręcz głupota.

do góry

Użytkownik stchebel napisał w wiadomości
W dniu środa, 7 lutego 2018 15:37:28 UTC+1 użytkownik J.F. napisał:
> Użytkownik "Piotr Wyderski" napisał w wiadomości grup
>> >Powyższych pozycji nie znam, ale mam radę: odpuść sobie naukę
>> >Veriloga na etapie wstępnym. W ISE/Quartusie są graficzne edytory
>> >schematów, poklikaj sobie i zobacz, jak Ci to leży. Naucz się
>> >sprzętu
>> >i myślenia w nowych kategoriach.
>> To nie lepiej jednak zaczac od VHDL/Veriloga, niz dalej trzaskac te
>> schematy ?

>W rozbudowanych projektach, gdzie FPGA jest wykorzystywane do
>kontrolowania różnych niezależnych układów np. kontroler USB,DDR
>RAM,Przetworniki AD/DA i cholera wie co jeszcze, uważam schemat za
>najlepsze narzędzie. Jeden rzut oka i wiadomo co jest co i jaki jest
>przepływ logiczny obrabianego sygnału.

Hm, w czasach PLD to mi prosciej bylo zapisac rownania logiczne niz
sie zastanawiac, co te bramki realizuja :-)
Choc przyznaje, ze rejestry/latche byly nieczyste w zapisie.

Kontroler DDR RAM ... a tego sie nie robi w FPGA ?
I jak to narysowac :-)

J.

do góry