No takich checów to jeszcze nie miałem... Temat jest kontynuacją wcześniejszego
problemu dot. FTDI/FPGA, na chłopski rozum, guzik jedno z drugim ma coś wspólnego (w
temacie konfiguracji logiki FPGA) , tymczasem łapy mnie opadają..

Podpinam się do JTAG'a (iMpact), odpalam Dziada i zgodnie z oczekiwaniem dostaję z
automatu rozpoznany łańcuch połączeń:


TDI=>[FPGA(XC6SLX45)]=>[PROM(XCF16p)]=TDO


No i teraz mam 3 możliwości..

1) wstrzyknąć bitfajla od razu do FPGA
2) wygenerować fajla StachuChebel.mcs i zapisać dziada na dysku
3) Zaprogramować dziada Impactem (PROM)

No to zaczynamy teraz opis problemu. punkt po punkcie:

1) po zaprogramowaniu jest OK całość działa tak jak zaprojektowałem
2) Też nie ma problemu.
3) Też się programuje bez komunikatów o błędach i takich tam...

No i teraz zaczyna się jajco. Czegoś takiego jeszcze w życiu nie miałem. Bywało, że
układ się nie chciał zaprogramować z PROM'a i wtedy totalna kicha, ale zawsze było to
spowodowane jakimś tam bablokiem na PCB. Tymczasem teraz mam jajco takie, że FPGA
zasysa dane z PROMA, jak gdyby z błędami. Po zaprogramowaniu FPGA JTAG'iem, całość
działa perfekcyjnie, a po zaprogramowaniu z PROM'a tak nie do końca wszystkie funkcje
działają. Sprawdzałem zgodność pliku *.mcs z zawartością PROM'a - jest OK.

POMOCY Koledzy, bo brak mi jakiejkolwiek koncepcji !!