Dnia Fri, 10 Aug 2018 00:40:59 +0200, Atlantis napisał(a):
> Ok, czyli krotko mówiąc:
> 1) W poniższym układzie dzielnika piny R i S nie powinny wisieć w
> powietrzy i wskazane jest podpięcie ich do VCC, choćby i wspólnym
> rezystorem?
> https://josephftaylor.com/projects/university/ttl-fr
equency-counter/img/frequency-divider.png

Przy CMOS zawsze, bo widzisz - reke zblizysz i stan sie zmieni.
Czule sa te wejscia.
Dotyczy tez U11 - o ile te nieuzywane piny to wejscia.
I ... wejscia nieuzywanych bramek tez powinny byc gdzies podciagniete.

Ale i wejscia zwyklych TTL potrafia byc czule, jak obok kłapią
przekazniki.

> 2) Podciągając wejście układu TTL lub TTL-LS do stanu niskiego,
> powinienem zastosować rezystor?

Nie, a jesli - to malutki.
Zalecalo sie tylko przy podciaganiu do +, choc nie bardzo wiem
dlaczego. Ktos sie chyba skupil na tym, ze dopuszczalne napiecie
zasilania TTL to bylo 7V, ale wejsciowe to 5.5V, wiec teoretycznie po
drobnej awarii zasilacza mogly sie wejscia przepalic.

> 3) Wymuszając stan niski na wejściu układu CMOS mogę go połączyć z masą
> bezpośrednio?

Tak.

J.