W dniu 2018-08-10 o 00:40, Atlantis pisze:
> Ok, czyli krotko mówiąc:
>
> 1) W poniższym układzie dzielnika piny R i S nie powinny wisieć w
> powietrzy i wskazane jest podpięcie ich do VCC, choćby i wspólnym
> rezystorem?
> https://josephftaylor.com/projects/university/ttl-fr
equency-counter/img/frequency-divider.png
>

W układach TTL aby wymusić stan 0 trzeba z wejścia pobrać względnie duży
prąd - już nie pamiętam - chyba coś rzędu 1.5mA (można sobie wyliczyć na
podstawie schematu wewnętrznego jakiejś bramki).
Jak się pobierze mniej to scalak widzi stan 1.
Powstaje pytanie - czy z wiszącej nogi zakłócenia są w stanie pociągnąć
ten prąd. Sądzę, że w czasach kiedy stosowane były TTL-e zakłócenia nie
były na tyle silne i zostawienie nogi w powietrzu niczym praktycznie nie
groziło.
Obecnie to może być inaczej bo:
- telefony komórkowe potrafią bardzo silne pole wygenerować,
- czasy przełączania scalaków obok mogą być bardzo krótkie - większe
dU/dt generuje większe impulsy prądu w pojemności między tą linią a
wiszącym wejściem. Nawet jak scalak ma napisane, że czas przełączania
jest 5ns (w katalogu podają wartość max) to wyprodukowany 20 lat temu
mógł mieć 5ns, a wyprodukowany obecnie może mieć poniżej 1ns bo taniej
jest wyprodukować szybszy niż wolniejszy więc produkuje się szybsze.

> 2) Podciągając wejście układu TTL lub TTL-LS do stanu niskiego,
> powinienem zastosować rezystor?

Nie ma potrzeby. Ponieważ z wejścia płynie prąd więc spadek napięcia na
rezystorze będzie zmniejszał zapas między stanem wymuszonym a progiem
przełączania.
Natomiast nie wiem jaki jest powód, że 1-kę rezystorem. Mi się wydaje,
że bezpośrednie połączenie do VCC nie powinno nic szkodzić. Chyba, że
coś się dzieje w czasie gdy napięcie zasilania narasta od 0 do 5V.

> 3) Wymuszając stan niski na wejściu układu CMOS mogę go połączyć z masą
> bezpośrednio?

Tak. Stan wysoki też - CMOS jest prawie symetryczny.
P.G.