-
Data: 2018-08-10 08:15:00
Temat: Re: Nieużywane piny w różnych rodzinach układów logicznych
Od: Uzytkownik <a...@s...pl> szukaj wiadomości tego autora
[ pokaż wszystkie nagłówki ]W dniu 2018-08-10 o 00:40, Atlantis pisze:
> Ok, czyli krotko mówiąc:
>
> 1) W poniższym układzie dzielnika piny R i S nie powinny wisieć w
> powietrzy i wskazane jest podpięcie ich do VCC, choćby i wspólnym
> rezystorem?
> https://josephftaylor.com/projects/university/ttl-fr
equency-counter/img/frequency-divider.png
W przypadku 7474 wejścia R i S powinny być podciągnięte rezystorami do +5V
Jako wejścia negowane reagują na "0" logiczne. Jeżeli na którymkolwiek z
wejść R i S jest stan "0" to przerzutnik nie będzie reagował na wejście CLK
> 2) Podciągając wejście układu TTL lub TTL-LS do stanu niskiego,
> powinienem zastosować rezystor?
W układach TTL zawsze można wymusić "0" logiczne zwierając bezpośrednio
do masy.
Natomiast "1" logiczna zawsze przez rezystor.
> 3) Wymuszając stan niski na wejściu układu CMOS mogę go połączyć z masą
> bezpośrednio?
Możesz połączyć bezpośrednio z masą.
Tak samo "1" logiczna może być wymuszana bez rezystora, czyli
podłączając bezpośrednio do "+".
O ile w TTL pozostawienie wejść "w powietrzu" niczego groźnego nie robi
o tyle w CMOS każde niewykorzystane wejście MUSI być spolaryzowane do
masy lub do "+", ponieważ takie "wiszące w powietrzu" wejście może
zniszczyć całą strukturę półprzewodnikową scalaka.
Dlaczego?
Ano dlatego, że wejścia te mają bardzo dużą oporność wejściową i reagują
na wszelkie zakłócenia. Nawet zbliżenie ręki do takiego wejścia
powoduje, że na tym wejściu powstają stany nieustalone, które mogą
wchodzić w zakres stanów zabronionych. Układy CMOS mają bardzo niski
pobór energii w stanie statycznym. Jednak w stanie przełączania muszą
przejść przez stan zabroniony, czyli jest to obszar napięć pomiędzy "0"
i "1". W tym obszarze napięć CMOS pobiera duży prąd, nawet większy od
układów TTL. Dzieje się to dlatego, że w tych układach mogą być
jednocześnie otwarte obydwa tranzystory https://tiny.pl/gvhhv
Pozostawienie takich stanów wejściowych przez dłuższy czas doprowadzi do
przegrzania i uszkodzenia struktury półprzewodnikowej scalaka.
Reasumując:
Układy TTL pobierają większą moc w stanie statycznym niż CMOS.
Ale w stanie przełączania CMOS pobierają moc większą od TTL. Wniosek już
sam się nasuwa, że przy wyższych częstotliwościach pracy, TTL będą
pobierać mniej energii niż CMOS.
Następne wpisy z tego wątku
- 10.08.18 08:40 Uzytkownik
- 10.08.18 09:36 Atlantis
- 10.08.18 10:05 Piotr Gałka
- 10.08.18 10:30 Irokez
- 10.08.18 10:44 Piotr Gałka
- 10.08.18 11:49 Grzegorz Niemirowski
Najnowsze wątki z tej grupy
- DC blocker i buczące toroidy
- Problemy TSMC cd
- Detektor
- Może tutaj się uda: [NTG] Elewacja / dziurawa Churka
- Falownik jednofazowy a żarówka
- Agregat i "legalność" instalacji
- Uziom
- (Ponownie) odkryto, że ładowanie pulsacyjne robi dobrze
- driver led ?
- Długość wtyku zasilającego ?5.5mm
- Szukam przetwornicy 55-40V>8-8.2V 3-4A
- Kindle - pierwsze wrażenia
- Transformator TS90/16, uzwojenia połączone szeregowo na stałe, z asymetrycznym odczepem, napięcia 16V i 39V a prostowanie pełnookresowe
- regulacja prądu ?
- W jakim celu napięcia symetryczne?
Najnowsze wątki
- 2024-04-27 Nowy, "szybki "komputer AsRock nie posiada modułu TPM
- 2024-04-27 Nowy, "szybki "komputer AsRock nie posiada modułu TPM
- 2024-04-27 Warszawa => Inżynier DevOps (projekt JP) <=
- 2024-04-27 Warszawa => Senior Account Manager (on-site) <=
- 2024-04-27 Wrocław => Dyrektor Sprzedaży (branża usług/produktów IT) <=
- 2024-04-27 Warszawa => Sales Representative for Outsourcing Services <=
- 2024-04-27 Chrzanów => Administrator i wdrożeniowiec Lotus Notes/Domino <=
- 2024-04-27 Ja pierdolę...
- 2024-04-27 Ryby i kawitacja
- 2024-04-27 Zabrze => Junior HelpDesk <=
- 2024-04-27 Katowice => Administrator IT - Wirtualizacja i Konteneryzacja <=
- 2024-04-27 Bażanowice => Inżynier Industrializacji - Elektronik <=
- 2024-04-27 Warszawa => Full Stack web developer (obszar .Net Core, Angular6+) <=
- 2024-04-27 Zadaszenie tarasu, a wymagany spadek
- 2024-04-27 Warszawa => Senior Account Manager <=