Janusz wrote:

> No ale procesor Ci tej transmisji nie obsłuży, tyle że może on wgrać
program do jakiego fpga i już osobnego procka nie musisz dawać. ale
nadal musisz na tą trasmisję w vhdl-u program napisać

I tak bym musiał to zrobić. Co jest swoją drogą ciekawe, bo np. MachXO2
wspierają coś, co się nazywa gearbox. W wariancie maksymalnym powstają 4
zegary przesunięte o 45 stopni i logika dwuzboczowa na każdym z nich.
Przy odczycie pinu dostajesz nie bit, lecz 8 bitów wartości wejściowych,
każdy dla odpowiedniego slotu czasowego. Przy zapisie -- symetrycznie.
FPGA sobie działa na lichych 50MHz, a oversampling masz jakby chodziła
na 400MHz. Fantastyczna sprawa.

> Może to wynika z tego że trudno zrobić wszystkie 'ukłądanki' zkilku
klocków, zawsze czegoś brakuje, a na procku zrobisz prawie wszystko
dokładając jeden czy dwa klocki.

W większości robię już na FPGA, procki mnie drażnią. *Zawsze* coś jest
skopane albo nie pasuje do reszty. Jak się pojawi potrzeba reagowania w
rozsądnym czasie na zdarzenia równoległe, to się w ogóle robi bida.

Zdziwiło mnie trochę, że procesor z pamięcią, będący zasadniczo dawcą
tej pamięci, jest znacznie tańszy od samej pamięci. A jak już jest, to i
inne proste rzeczy opędzi i wyśle FPGA wysokoprzetworzony raport po tym
samym SPI, którym ją zaprogramował.

Pozdrawiam, Piotr