heby wrote:

> Ludzie od FPGA też są zakonserwowani w formalinie.

Nie tylko ludzie. Narzędzia EDA też wyglądają jak napisane przez
średniowiecznych mnichów w Fortranie. Pomimo trzeciej dekady 21. wieku
"nowinki" z VHDL 2008 i Verilog 2001 też są tak sobie wspierane. Ale nie
traćmy nadziei być może już moje wnuki będą mogły napisać prawdziwie
generyczną funkcję w VHDL...

Ja m.in. z tego powodu sporo kodu generuję pytongiem, bo mnie trafia,
jak próbuję coś porządnie napisać w obu HDL.

Pozdrawiam, Piotr