eGospodarka.pl
eGospodarka.pl poleca

eGospodarka.plGrupypl.misc.elektronikaFPGA, VHDL detekcja zbocza i problemyRe: FPGA, VHDL detekcja zbocza i problemy
  • Data: 2009-05-22 21:14:01
    Temat: Re: FPGA, VHDL detekcja zbocza i problemy
    Od: Konop <k...@g...pl> szukaj wiadomości tego autora
    [ pokaż wszystkie nagłówki ]

    > HOST_DIOR_N jest synchroniczny z Twoim zegarem? Nie? To masz hazard.
    > Daj przerzutnik D na noge Altery i opiero potem do 'if' - pomoze.
    > Niestety wyjdzie Ci latencja 1CLK, i na to nie ma rady (chyba ze
    > asynchronicznie wszystko zrobisz).

    Mógłbyś rozwinąć?? Bo szczerze mówiąc jeśli czas trwania "jedynki" w
    HOST_DIOR_N jest dłuższy niż okres zegara CLK, fakt synchroniczności
    zegarów nie ma tu nic do rzeczy! Tzn ma, bo ten kod jest napisany źle,
    ale to wyjaśniłem w innym poście w tym wątku. Nie wiem, czy chodziło Ci
    o to samo co mnie, czy nie bardzo??
    Ja w każdym bądź razie nie widzę problemów, aby zliczać impulsy jednego
    sygnału synchronizując się innym sygnałem zegarowym, pod warunkiem, że
    będzie spełniona zależność czasowa:
    t_wejście_aktywne > Tclk :)

    Pozdrawiam!!
    Konop

Podziel się

Poleć ten post znajomemu poleć

Wydrukuj ten post drukuj


Następne wpisy z tego wątku

Najnowsze wątki z tej grupy


Najnowsze wątki

Szukaj w grupach

Eksperci egospodarka.pl

1 1 1

Wpisz nazwę miasta, dla którego chcesz znaleźć jednostkę ZUS.

Wzory dokumentów

Bezpłatne wzory dokumentów i formularzy.
Wyszukaj i pobierz za darmo: