eGospodarka.pl
eGospodarka.pl poleca

eGospodarka.plGrupypl.misc.elektronikaFPGA, VHDL detekcja zbocza i problemy › Re: FPGA, VHDL detekcja zbocza i problemy
  • Data: 2009-05-22 21:16:58
    Temat: Re: FPGA, VHDL detekcja zbocza i problemy
    Od: Konop <k...@g...pl> szukaj wiadomości tego autora
    [ pokaż wszystkie nagłówki ]

    > if HOST_DIOR_N='1'
    > if dior_edge='0' then debug_cnt<=debug_cnt+1;****
    > dior_edge<='1';
    > else
    > dior_edge<='0';
    > end if;
    > W lini z **** na końcu nie jestem pewny czy nie trzeba dawać end if, nie
    > pamiętam po prostu dokładnie składni VHDLa ;)...

    Sam sobie odpowiem!! Można to zrobić jeszcze tak:
    process(...)
    if HOST_DIOR_N='1' and dior_edge='0' then
    debug_cnt<=debug_cnt+1;****
    end if;
    dior_edge<=HOST_DIOR_N;
    end process;

    Wówczas możnaby nawet zmienić nazwę dior_edge na previous_dior albo
    last_dior czy coś w tym stylu ;)... W każdym bądź razie to takie
    "typowe" wykrywanie zobczy - mamy 1, a było 0, to jest zbocze ;)...


    Pozdrawiam
    Konop

Podziel się

Poleć ten post znajomemu poleć

Wydrukuj ten post drukuj


Następne wpisy z tego wątku

Najnowsze wątki z tej grupy


Najnowsze wątki

Szukaj w grupach

Eksperci egospodarka.pl

1 1 1

Wpisz nazwę miasta, dla którego chcesz znaleźć jednostkę ZUS.

Wzory dokumentów

Bezpłatne wzory dokumentów i formularzy.
Wyszukaj i pobierz za darmo: