On 13.09.2020 20:35, Piotr Wyderski wrote:

> Moim zdaniem zamierzasz pójść ślepą uliczką. Główną zaletą układów CPLD
> są stosunkowo precyzyjne timingi i działanie od razu po włączeniu. Ten
> wynalazek służy głównie do pochłaniania "glue logic" z projektu, a nie
> do "przetwarzania" czegokolwiek -- jeśli nie masz takich problemów, to
> to nie jest rozwiązanie. Dlatego ja bym sugerował uczyć się CPLD *po*
> FPGA, a nie przed. O ile w ogóle.

Tak, wiem. To nie jest docelowe wykorzystanie tych układów. Po prostu
ucząc się nowych układów lubię sobie postawić jakiś cel w postaci
niezbyt skomplikowanego projektu do wykonania. W ten sposób po
pierwszych próbach na zestawie deweloperskim mogę sobie zaprojektować
płytkę i uczyć się programowania tego konkretnego układu.
"Glue logic" trudno przetestować bez reszty układu, a rozwijanie
bardziej skomplikowanego projektu w celach dydaktycznych trochę mija się
z celem. Zbyt duże ryzyko, że trzeba będzie się zastanawiać czy nie
działa CPLD, czy może jakiś inny element układu.

Docelowo myślę o wykorzystaniu CPLD do w dwóch zastosowaniach:
1) Logika w ukłądach mikroprocesorowych. Czasem hobbystycznie składam
coś na starszych CPU. O ile w przypadku ośmiobitowych procesorów układy
z serii 74xx wystarczają, a GAL-e zapewniają pełną swobodę, to przy
MC68020 przydałoby się coś większego. :)
2) Projektowanie własnych układów peryferyjnych, współpracujących z MCU.