On 26/04/2021 21:14, Piotr Wyderski wrote:
> Dokładnie tego chcę. :)

OK.

> Niezupełnie. Albo działa wszystko, albo nic nie działa. Stany pośrednie
> nic nie wnoszą, więc to nie jest wada.

Zapytaj elektryków samochodowych ile czasu zajmuje im znalezienie
"prawie działajcej" magistrali can. Na przykład w czwartki po 16
przestają działać lewe kierunkowskazy, ale kiedy są właczone wycieraczki.

Pojedyncza maistrala nie jest w dwóch stanach. Może mieć taki śliczny
stan nieustalony z gatunku "kabel zrobił się zielony, o tutaj, manie
majster".

> Póki co na stole są trzy opcje. LCMXO2-1200HC-4SG32C (18 złotych),
> ICE40UP5K-SG48I (19.84), a jak się zdarzy cud, to LCMXO2-640HC-4SG48C
> (14.85). Zwłaszcza chciałbym zobaczyć CPU konkurujące z tym ICE. :)

Wszystko zależy od zastosowań. Nie wiem co tam liczysz. Ale jeśli się
komunikujesz, to jednak stawiam, że przetwarzasz *coś* szeregowo, a FPGA
za małe aby implementować cpu w środku, więc będzie straszliwa orka albo
bardzo trywialne zagadnienie z gatunku forward.

>> Mikroskopijny scalak + malutnie gniazdko wydaje się być całkiem spoko.
>> Zaryzykuej że to nawet bezpieczniejsze niż jakieś galwaniczne podpięcie.
> A zasilanie skąd się weźmie bez galwanicznego podpięcia?

Z gniazdka 2m dalej. Wtedy to już bez znaczenia.

>> Zgadza się, ale ... nagle musisz to "łacze za darmo" implementować w
>> piętnastu innych urządzeniach. To jest ciągle za darmo w takiej sytuacji?
> Err... ^C^V w VHDL?

A jak zabranie zasobów?

Ogólnie ^C^V w przypadku HDL czasami sie nie sprawdza tak jak się
wydaje. Niech Ci zabraknie 1 LUTa i dupa.

>> To brzmi jak zagadnienie dla AVR wobec tego :D
> No jak AVRek łyknie strumień danych kilkadziesiąt Mbit/s, a potem go
> zdecymuje i odfiltruje, to czemu nie. Może nawet 8051 da radę, najlepiej
> ten z Bytomia.

Ten z Bytomia na pewno da radę, ale skoro przetwarzasz taką ilość danych
to chyba ta magistrala nie jest dla Ciebie. Sam twierdziłeś że to łyka
tylko 3MBity per node.

>> Swoją drogą pochwal się co to za FPGA za 15zł co nie wygląda jak
>> przemalowany CPLD :D. Bo obawiam się czy po impelemntacji proto tej
>> magistrali styknie mocy bramkowej na miganie diodą :D
>
> Bez żartów, nawet kodek 10b8b zajmuje ~160LUT. A różnicowego Manchestera
> można napisać w stanie pomroczności niemal bez zużycia zasobów. 1200HC
> wspiera gearbox 1:8, pozostałe 1:2. Na tym pierwszym sam blok IO daje
> potężny oversampling przy zegarze w tempie spacerowym, na pozostałych
> trzeba pomyśleć, ale też bez przesady.

No ale styknie na to miganie diodą czy nie ;)? Jesli ten FPGA nic nie
robi tylko przepycha dane dalej to ok. Myślałem że on coś poważniejszego
robi, a to tylko takie międzymordzie wychodzi na to.